vhdl上機(jī)手冊(cè)(基于xilinx_ise)(參考版)
2025-06-29 20:13本頁(yè)面
【正文】 Step6. 單擊“下一步”；Step7. 單擊“完成”；Step8. 此時(shí)，HDL Bencher 程序自動(dòng)啟動(dòng)，如圖10 所示，我們可以選擇哪一個(gè)信號(hào)是時(shí)鐘信號(hào)并可以輸入所需的時(shí)序需求；在這里我們采用系統(tǒng)的默認(rèn)值，單擊“OK”按鈕；圖11 仿真時(shí)間參數(shù)的設(shè)置Step9. 這時(shí)出現(xiàn)了如圖12 所示的波形；圖12 新建的波形文件8 設(shè)置輸入仿真波形我們可以打開(kāi)剛剛建立的波形文件，來(lái)初始化輸入波形，步驟如下：Step1. 單擊波形圖中的藍(lán)色方塊來(lái)設(shè)置波形電平的高低，設(shè)置后的波形如圖13 所示；圖13 HDL Bencher 中輸入波形的設(shè)置Step2. 單擊圖13中工具欄上的圖標(biāo) ，將波形文件保存。7 創(chuàng)建Testbench波形源文件在仿真前，首先創(chuàng)建一個(gè)Testbench 波形源文件，與以前版本不同的是，該文件不是在HDL Bencher（ISE 集成的一個(gè)工具，用于設(shè)置輸入波形）中打開(kāi)，而是在ISE 中打開(kāi)， 不同于以前版本的地方。圖6 源程序的類(lèi)型選擇4 輸入VHDL 語(yǔ)言程序VHDL程序如圖所示.圖8 計(jì)數(shù)器程序 輸入完畢后, 選擇FileSave， 源程序5 對(duì)程序進(jìn)行語(yǔ)法檢查Step1:雙擊Process View窗口的SynthesizeXST下面的Check Syntex如圖9所示 圖9:檢查語(yǔ)法錯(cuò)誤Step2:假如出現(xiàn)語(yǔ)法錯(cuò)誤,及按照ISE的提示對(duì)程序進(jìn)行修改6 仿真我們可以通過(guò)設(shè)置計(jì)數(shù)器模塊的輸入來(lái)觀察仿真輸出，以測(cè)試我們編寫(xiě)
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1