vhdl上機(jī)手冊(cè)(基于xilinx_ise)-文庫(kù)吧資料
2025-07-02 20:13本頁(yè)面
【正文】 的VHDL 源文件是否滿足邏輯功能要求。這些功能描述只是我們的設(shè)計(jì)目標(biāo)，或稱為設(shè)計(jì)需求，我們?cè)谠O(shè)計(jì)一個(gè)系統(tǒng)時(shí)，第一步就是要明確我們的設(shè)計(jì)要Step1. 選擇ProjectNew Source；（或在Sources in Project 窗口中單擊鼠標(biāo)右鍵選擇“New Source…”）出現(xiàn)如圖6 所示的窗口；Step2. 選擇VHDL Module（VHDL 模塊）作為新建源文件的類型；Step3. 在文件名中鍵入“FourBitsCounter”；Step4. 單擊“下一步”；Step5. 單擊“下一步”；Step6. 單擊“完成”，完成這個(gè)新源程序的創(chuàng)建。其中CLK 為輸入計(jì)數(shù)時(shí)鐘信號(hào)，系統(tǒng)在該信號(hào)的驅(qū)動(dòng)下開始工作；RESET 為復(fù)位信號(hào)，在上升沿處，輸入復(fù)位為全零；CE 為使能信號(hào)，為1 時(shí)計(jì)數(shù)正常進(jìn)行，為0 時(shí)停止計(jì)數(shù)；LOAD 為置數(shù)信號(hào)，當(dāng)在時(shí)鐘上升沿該信號(hào)為1 時(shí)，將DIN0～DIN3 分別置給COUT0～COUT3。在這里我們以一個(gè)具有復(fù)位（reset）、使能（ce）、置數(shù)（load）、計(jì)數(shù)方向控制（dir）功能的計(jì)數(shù)器為基礎(chǔ)進(jìn)行設(shè)計(jì)。按照以下步驟建立一個(gè)計(jì)數(shù)器的VHDL 文件描述。這樣，我們新建了一個(gè)工程，下一步就要在工程中輸入一些設(shè)計(jì)文件來(lái)實(shí)現(xiàn)我們的設(shè)計(jì)。這里與以前版本不同的地方在于編譯輸入窗口這里將Warnings 和Errors 可以分開顯示。圖3 設(shè)置工程所用的器件參數(shù)Step4. 因?yàn)檫@里我們重新編寫VHDL 源代碼，而不是使用以前設(shè)計(jì)好的源代碼，故再單擊“下一步”，“下一步”，單擊“完成”，工程創(chuàng)建完畢。這里我們選擇器件為Spartan2E，xc2s10
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1