【正文】 elsif dd_cc000010t。opendoor=39。c_d33=39。then d33=39。or c_d33=39。 elsif d33=39。039。139。039。139。139。039。039。139。139。139。then led=0000110。 elsif g3=39。039。139。039。139。139。039。039。139。139。 end if。opendoor=39。 elsif dd_cc000010then en_dw=39。opendoor=39。 elsif dd_cc000011then en_up=39。opendoor=39。c_u22=39。then d22=39。or c_u22=39。then if d22=39。 if updown=39。139。 end if。 elsif dd_cc=000000then opendoor=39。opendoor=39。 elsif dd_cc000001then en_up=39。opendoor=39。c_u11=39。then d11=39。or c_u11=39。 if d11=39。139。 end if。 door=00。q1=q1+1。139。039。 elsif q1=6 then door=00。139。q2=q2+1。 then door=10。then if deng=39。 elsif en_dw=39。door=00。q1=q1+1。139。139。 elsif q1=6 then door=00。139。q2=q2+1。then door=10。then if deng=39。 elsif en_up=39。down=39。up=39。q1=0。139。139。039。 elsif q=1 then q=0。 else door=00。q1=0。 then alarm=39。 elsif full=39。wahaha=39。then q1=0。then if clr=39。event and clk=39。 signal en_up,en_dw: std_logic。 signal opendoor: std_logic。 signal q2:integer range 0 to 9。 signal q:integer range 0 to 1。 signal c_u11,c_u22,c_u33,c_u44,c_u55:std_logic。 end dianti。 ud,alarm: out std_logic。 led_d: out std_logic_vector(5 downto 0)。 led_c_u: out std_logic_vector(5 downto 0)。 door:out std_logic_vector(1 downto 0)。 d1,d2,d3,d4,d5,d6:in std_logic。 c_u1,c_u2,c_u3,c_u4,c_u5:in std_logic。 entity dianti is port(clk: in std_logic。 use 。 這次做畢業(yè)設(shè)計(jì)使對(duì) EDA 有了更細(xì)的了解，也又多學(xué)會(huì)點(diǎn)知識(shí)，最后還是要謝謝孫老師的指導(dǎo)！ 附錄 程序 library ieee。這三年中還得到眾多老師的關(guān)心支持和幫助。 在本次論文設(shè)計(jì)過程中， 孫 老師對(duì)該論文從選題，構(gòu)思到最后定稿的各個(gè)環(huán)節(jié)給予細(xì)心指引與教導(dǎo) ,使我得以最終完成畢業(yè)論文設(shè)計(jì)。 三 年間， 這個(gè)學(xué)校讓我學(xué)會(huì)很多東西，不僅僅是知識(shí)還有做人的道理。 9 參考文獻(xiàn) [1]夏宇聞 從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn) . 北京：高等教育出版社 . [2]劉必虎，沈建國(guó) 數(shù)字邏輯電路 北京：科學(xué)出版社 . [3]龔建榮 可編程器件綜述 軍事通信技術(shù) 1997，（ 63）： 33－ 36. [4]趙全利，秦春斌，梁勇，李會(huì)萍， EDA 技術(shù)及應(yīng)用教程 .機(jī)械工業(yè)出版社 .2021. [5] 曾繁泰，陳美金 VHDL 數(shù)字系統(tǒng)設(shè)計(jì)（第二版） 清華大學(xué)出版社 202111 [6] 曾繁泰，陳美金 VHDL 程序設(shè)計(jì) 清華大學(xué)出版社 202111 [7] 盧毅 VHDL 與數(shù)字電路設(shè)計(jì) 北京：科學(xué)出版社 .2021 [8] 北京理工大學(xué) ASIC 研究所 VHDL 語(yǔ)言 100 例詳解 清華大學(xué)出版社 202131 [9]徐志軍，徐光輝 .CPLD/FPGA 的開發(fā)和應(yīng)用 [M].北京：電子工業(yè)出版社 .2021. [10]曾繁秦 . EDA 工程的理論與實(shí)踐 .電子工業(yè)出版社 .2021. [11]李惠升．電梯控制技術(shù)．北京：機(jī)械工業(yè)出版社 .2021. [12]楊曉慧．電子技術(shù) EDA 實(shí)踐教程．北京：國(guó)防工業(yè)出版社 . 2021． [13] 潘 松，黃繼業(yè)． EDA 技術(shù)實(shí)用教程 [M]．北京：科學(xué)出版社 .2021 [14] 楊則，龍海燕． VHDL 與數(shù)字系統(tǒng)設(shè)計(jì) [M]．北京：電子工業(yè)出版社 .2021 [15] 潭會(huì)生，張昌凡． EDA 技術(shù)及應(yīng)用 [M]．西安：電子科技大學(xué)出版社 .2021 [16] 李伯宗，蓉暉譯． VHDL 設(shè)計(jì)表示和綜合 [M]．北京：機(jī)械工業(yè)出版社 .2021 [17] 邊計(jì)年，薛宏熙譯．用 VHDL 設(shè)計(jì)電子線路 [M]．北京：清華 大學(xué)出版社 .2021 [18]朱正偉 .EDA 技術(shù)和應(yīng)用 .清華 .2021 [19]劉燕萍，高振 斌 .EDA 實(shí)用技術(shù)和應(yīng)用 .國(guó)防工業(yè)出版社 .2021 [20]王誠(chéng)，吳繼華 .Altera FPGA/CPLD 設(shè)計(jì)（高級(jí)版） .北京：人民郵電出版社 .2021 [21]汪國(guó)強(qiáng) .EDA 技術(shù)與應(yīng)用 .北京：電子工業(yè)出版社 .2021 [22]謝自美 .電子線路設(shè)計(jì)實(shí)驗(yàn)測(cè)試（第二版），華中科技大學(xué) .2021 [23]曾繁秦、陳美金， VHDL 程序設(shè)計(jì) [M].北京：清華大學(xué)出版社 .2021. [23]陳嘉盛，電梯結(jié)構(gòu)原理 .機(jī)械工業(yè)出版社 .2021 [24]（ 美） James Gray VHDL Design Representation and Synthesis(Second Edition) PH PTR. [25] （美） Stefan Sjoholm Electronic circuit design with VHDL . [26] (美 ) Altera corporation .flex6000 programmable logic device family data sheet . 九 致謝 終于在三個(gè)月的忙碌中完成了畢業(yè)設(shè)計(jì)，心情瞬間舒暢許多，汗水沒有白出，努力的成果讓人欣慰。它具有強(qiáng)大的生命力和應(yīng)用 潛力。 在此次設(shè)計(jì)中，我掌握了一些使用 VHDL 語(yǔ)言編程的基本方法。因此編程時(shí)要注意在選中某個(gè)片子之前，要先將計(jì)算出的數(shù)據(jù)信號(hào)先放到數(shù)據(jù)總線上。 (3)有的程序可能在仿真時(shí)時(shí)序是完全正確的，而將程序下載到板子上之后卻發(fā)現(xiàn)不對(duì)。 (2)設(shè)計(jì)完成后要在模版上仿真，來驗(yàn)證所編程序的正確性和可行 性。在單個(gè)實(shí)現(xiàn)各個(gè)模塊功能時(shí)比較簡(jiǎn)單。這種設(shè)計(jì)方法必在將來的數(shù)字系統(tǒng)設(shè)計(jì)中發(fā)揮越來越重要的作用。這樣設(shè)計(jì)者可以采用自頂向下的設(shè)計(jì)方法和并行工作的設(shè)計(jì)原則。 4 電梯接收到 deng c_d3 和 d3 電梯進(jìn)入預(yù)備下降狀態(tài)，并且 c_d3 和 d3 信號(hào)都可以對(duì) q2 進(jìn)行清零處理。 2 電梯在預(yù) 備下降狀態(tài)下，電梯應(yīng)超載（ full=‘ 1’），發(fā)出超載警報(bào) alarm；超載信號(hào)消失，電梯重新進(jìn)入預(yù)備下降狀態(tài)。 （ C）電梯控制程序仿真局部放大圖 2 ，響應(yīng)請(qǐng)求（ d_6），開門卸客，進(jìn)入預(yù)備下降狀態(tài) 2．電梯下降經(jīng)過五樓四樓都不停，到達(dá)三樓開門卸客，電梯進(jìn)入預(yù)備下降狀態(tài)。 Led 顯示電梯所在樓層 ； led_d , led_c_u ,led_c_d 顯示用戶的請(qǐng)求 2．電梯經(jīng)過準(zhǔn)備上升狀態(tài)后，進(jìn)入上升狀態(tài)，到達(dá) 2 樓， 3 樓時(shí)，不 停繼續(xù)前進(jìn)。 電梯外人下降請(qǐng)求信號(hào)并置 dd_cc=dd or cc_u or cc_d。39。c_d33amp。c_d55amp。c_u11。c_u33amp。 c_u55amp。039。d11。d33amp。d55amp。 電梯運(yùn)動(dòng)方向信號(hào)寄存器 signal en_up,en_dw:std_logic。 電梯內(nèi)外請(qǐng) 信求 號(hào)寄存器 signal opendoor:std_logic。 關(guān)門延時(shí)計(jì)數(shù)器 signal q2:integer range 0 to 9。 電機(jī)控制信號(hào)和電梯運(yùn)動(dòng) end dianti。 看門狗報(bào)警信號(hào) ud,alarm : out std_logic。 電梯外人下降請(qǐng)求信號(hào)顯示 led_d : out std_logic_vector(9 downto 0)。 電梯所在樓層顯示 led_c_u:out std_logic_vector(9 downto 0)。 到達(dá)樓層信號(hào) door : out std_logic_vector(1 downto 0)。 電梯外人的下降號(hào) d1,d2,d3,d4,d5,d6 : in std_logic。 超載、關(guān)門中斷、提前關(guān)門清除報(bào)警信號(hào) c_u1,c_u2,c_u3,c_u4,c_u5: in std_logic。 entity dianti is port ( clk : in std_logic。 use 。 控制系統(tǒng)信號(hào)列表 VHDL 語(yǔ)言 信號(hào)定義 clk 時(shí)鐘信號(hào) full 超載信號(hào) deng 關(guān)門中斷信號(hào) quick 提前關(guān)門信號(hào) clr 清除報(bào)警信號(hào) c_u1,c_u2,c_u3,c_u4,c_u5 電梯外人的上升請(qǐng)求信號(hào) c_d2,c_d3,c_d4,c_d5,c_d6 電梯外人的下降號(hào) d1,d2,d3,d4,d5,d6 電梯內(nèi)人的請(qǐng)求信號(hào) g1,g2,g3,g4,g5,g6 到達(dá)樓層信號(hào) door 電梯門控制信號(hào) led 電梯所在樓層顯示 led_c_u 電梯外人上升請(qǐng)求信號(hào)顯示 led_c_d 電梯外人下降請(qǐng)求信號(hào)顯示 led_d 電梯內(nèi)請(qǐng)求信號(hào)顯示 wahaha 看門狗報(bào)警信號(hào) ud 電梯運(yùn)動(dòng)方向顯示信號(hào) alarm 超載警告信號(hào) up,down 電機(jī)控制、運(yùn)動(dòng)信號(hào) signal q1 關(guān)門延時(shí)計(jì)數(shù)器 signal q2 看門狗計(jì)數(shù)器 signal dd,cc_u,cc_d,dd_cc 電梯內(nèi)外請(qǐng)求信號(hào)寄存器 signal opendoor 開門使能信號(hào) signal up,down 電梯運(yùn)動(dòng)方向信號(hào)寄存器 signal en_up,en_dw 預(yù)備上升、預(yù)備下降預(yù)操作使能信號(hào) 控制器系統(tǒng) VHDL 語(yǔ)言 控制器系統(tǒng) VHDL 語(yǔ)言實(shí)現(xiàn)， 輸入輸出端口如下： Library ieee。 狀態(tài)流程圖 超載狀態(tài)時(shí)電梯關(guān)門動(dòng)作取消，同時(shí)發(fā)出警報(bào)，直到警報(bào)被清除； 故障時(shí)電梯不執(zhí)行關(guān)門動(dòng)作，同時(shí)發(fā)出警報(bào)，直到警報(bào)被清除（看門狗信號(hào)有效的條件是一層樓連續(xù)發(fā)生關(guān)門中斷情況超過 3 次）。此時(shí) ，電梯就進(jìn)入預(yù)下降狀態(tài)，準(zhǔn)備作下降運(yùn)行。處于二樓時(shí)，電梯則可能出現(xiàn)三種情況： ① 電梯并沒有接收到梯內(nèi)梯外的任何請(qǐng)求信號(hào)時(shí)，電梯返回一樓待機(jī)； ② 電梯接收到上升請(qǐng)求信號(hào)，進(jìn)入預(yù)上升狀態(tài)； ③ 電梯接收到下降請(qǐng)求信號(hào)，進(jìn)入預(yù)下降狀態(tài)。此時(shí)，電梯就進(jìn)入預(yù)上升狀態(tài)，準(zhǔn)備作上升運(yùn)行。反之，則是下降請(qǐng)求信號(hào)。具體來說，就是當(dāng)電梯所在樓層低于發(fā)出梯外請(qǐng)求的樓層或者低于梯內(nèi)請(qǐng)求所要到達(dá)的目的樓層時(shí)，電梯必須在下一操作中作 出上升運(yùn)行。 電梯接收到請(qǐng)求信號(hào)后，都必須作預(yù)操作。因此，很難對(duì)電梯的運(yùn)行情況作出一個(gè)統(tǒng)一的分析。必要時(shí)還可以引入第三個(gè)進(jìn)程完成其它的邏輯功能。在一般狀態(tài)機(jī)的設(shè)計(jì)過程中，為了能獲得可綜合的，高效的 VHDL狀態(tài)機(jī)描述，建議使用枚舉類數(shù)據(jù)類型來定義狀態(tài)機(jī)的狀態(tài)，并使用多進(jìn)程方式來描述狀態(tài)機(jī)的內(nèi)部邏輯。 3 ）主控組合進(jìn)程 根據(jù)外部輸入的控制信號(hào)（包括來自外部的和狀態(tài)機(jī)內(nèi)容的非主控進(jìn)程的信號(hào)）或（和）當(dāng)前狀態(tài)值確定下一狀態(tài) next_state 的取值內(nèi)容，以及對(duì)外或?qū)?nèi)部其他進(jìn)程輸 出控制信號(hào)的內(nèi)容。 2 ）主控時(shí)序進(jìn)程 指負(fù)責(zé)狀態(tài)機(jī)運(yùn)轉(zhuǎn)和在時(shí)鐘驅(qū)動(dòng)正負(fù)現(xiàn)狀態(tài)機(jī)轉(zhuǎn)換的進(jìn)程。狀態(tài)變量定義為信號(hào)，便于信息傳遞，并將狀態(tài)變量的數(shù)據(jù)類型定義為含有既定狀態(tài)元素的新定義的數(shù)據(jù)類型。 如果能夠?qū)懗?FSM 的狀態(tài)轉(zhuǎn)移圖，就可以使用 VHDL 的狀態(tài)機(jī)語(yǔ)句對(duì)它進(jìn)行描述。它們是等價(jià)的，相互之間可以轉(zhuǎn) 換。 FSM 中，其內(nèi)部狀態(tài)存放在寄存器中，下一狀態(tài)的值由狀態(tài)譯碼器中的一個(gè)組合邏輯