pcb布局布線技巧及原則(參考版)
2025-06-28 22:27本頁面
【正文】 15 / 15。常使用的小電容為 ，當頻率更高時，還可并聯(lián)更小的電容，例如幾pF，幾百pF的。而一些小容量電容則剛剛相反，由于容量小，因此體積可以做得很小(縮短了引線，就減小了ESL，因為一段導線也可以看成是一個電感的)，而且常使用平板電容的結構，這樣小容量電容就有很小ESL這樣它就具有了很好的高頻性能，但由于容量小的緣故，對低頻信號的阻抗大。 在一個大的電容上還并聯(lián)一個小電容的原因 大電容由于容量大，所以體積一般也比較大，且通常使用多層卷繞的方式制作，這就導致了大電容的分布電感比較大(也叫等效串聯(lián)電感，英文簡稱ESL)?！ ≡陔娮与娐分?，去耦電容和旁路電容都是起到抗干擾的作用，電容所處的位置不同，稱呼就不一樣了。二是濾除該器件產生的高頻噪聲，切斷其通過供電回路進行傳播的通路。這主要是通過產生AC旁路消除無意的能量進入敏感的部分，另外還可以提供基帶濾波功能(帶寬受限)。去耦電容還可以為器件 供局部化的DC電壓源，它在減少跨板浪涌電流方面特別有用。) 2)有源器件在開關時產生的高頻開關噪聲將沿著電源線傳播?！ 《ヱ铍娙菘梢詮浹a此不足?！ 嶋H水是來自于大樓頂上的水塔,水塔其實是一個buffer的作用?！ 《鴮嶋H上，芯片附近的電容還有蓄能的作用，這是第二位的?！ ∨月冯娙萦迷谟须娮柽B接時，接在電阻兩端使交流信號順利通過。使輸出的直流更平滑。 Ctrl+M 測量尺寸 End 刷新屏幕 PageUp/Down 放大，縮小 Ctrl+鼠標滾輪 較精細地放大，縮小，縮到一定程度，在屏幕上即可看到1:1的大小，可拿實際元件直接比對?！ ≡O計規(guī)則中主要設定線寬Width和間距Clearance?！ 蓪影遄呔€的一種方法是：一面只走橫線，一面只走縱線。 導入用原理圖生成的網絡表，在PCB上顯示的飛線可極大地幫助布局和走線?！ ≈谱髟鞎r一定把第一腳標上記號。實際上，印制電路板的走線、引腳連線和接線等都有可能帶來較大的電感效應，電感的存在會在電源線上引起紋波和毛刺，如果電路板上使用的是貼片電容，可以使貼片電容緊靠著元件的電源引腳。 總結幾個常用的操作技巧： 盡量將去耦電容和濾波電容等放置在對應元件的周圍。 濾波電容、去耦電容、旁路電容作用amp。 在一個大的電容上還并聯(lián)一個小電容的原因。摘要： PCB布局的準則操作技巧amp。(24) 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。(23) 每個集成電路一個去耦電容。(21) 弱信號電路，低頻電路周圍不要形成電流環(huán)路。(19) 對噪聲敏感的線不要與大電流，高速開關線平行。(18) 關鍵的線要盡量粗，并在兩邊加上保護地。(16) 時鐘線垂直于I/O 線比平行I/O 線干擾小，時鐘元件引腳遠離I/O 電纜。(14) 模擬電壓輸入線、參考電壓端要盡量遠離數(shù)字電路信號線，特別是時鐘。(12) 單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗，經濟是能承受的話用多層板以減小電源，地的容生電感。 (10) 印制板盡量使用45 折線而不用90 折線布線以減小高頻信號對外的發(fā)射與耦合。(8) MCD 無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。(7) I/O 驅動電路盡量*近印刷板邊，讓其
環(huán)評公示相關推薦
鄂ICP備17016276號-1