【正文】 20%；負載容抗=80pF）移位寄存器時序波形注： 邏輯0，時序測試在VIH為最小值和VIL為最大值 時測量。交流特性：在以下條件下，P0口ALE／PSEN，PSEN的負載電容為100pF，其他輸出口負載電容為80pF。直流特性：TA=40℃ to 85℃，Vcc=177。10%注：僅用于12V編程模式編程接口：采用控制信號的正確組合可對Flash 閃速存儲陣列中的每一代碼字節(jié)進行寫入和存儲器的整片擦除，寫操作周期是自身定時的，初始化后它將自動定時到操作完成。（032H）=05H聲明為5V編程電壓。（031H）=51H聲明為AT89C51單片機。用于聲明該器件的廠商、型號和編程電壓。Flash存儲器編程和校驗的波形時序（高電壓編程VPP=12V）Flash存儲器編程和校驗的波形時序（低電壓編程VPP=5V）表6 Flash 存儲器編程真值表注：片擦除操作時要求PROG脈沖寬度為10ms圖5編程電路 圖6校驗電路 加密位不可直接校驗，加密位的校驗可通過對存儲器的校驗和寫入狀態(tài)來驗證。程序校驗：如果加密位LBLB2沒有進行編程，則代碼數(shù)據(jù)可通過地址和數(shù)據(jù)線讀回原編寫的數(shù)據(jù)，采用下圖的電路，程序存儲器的地址由P1 和P2 －，數(shù)據(jù)由P0口讀出，、PSEN保持低電平，ALE、EA和RST保持高電平。編程完成后。數(shù)據(jù)查詢：AT89C51單片機用數(shù)據(jù)查詢方式來檢測一個寫周期是否結(jié)束，在一個寫周期中，如需讀取最后寫入的那個字節(jié)，則讀出的數(shù)據(jù)的最高位（）是原來寫入字節(jié)最高位的反碼。每個字節(jié)寫入周期是自身定時的。5．每對Flash存儲陣列寫入一個字節(jié)或每寫入一個程序加密位，加上一個ALE／PROG編程脈沖。3．激活相應的控制信號。編程時，可采用4－20MHz的時鐘振蕩器，AT89C51編程方法如下：1．在地址線上加上要編程單元的地址信號。編程方法：編程前，須按表6和圖6所示設置好地址、數(shù)據(jù)及控制信號。AT89C51的程序存儲器陣列是采用字節(jié)寫入方式編程的，每次寫入一個字節(jié)，要對整個芯片內(nèi)的PEROM程序存儲器寫入一個非空字節(jié)，必須使用片擦除的方式將整個存儲器的內(nèi)容清除。低電壓編程模式適合于用戶在線編程系統(tǒng)，而高電壓編程模式可與通用EPROM編程器兼容。Flash閃速存儲器的編程：AT89C51 單片機內(nèi)部有4k 字節(jié)的Flash PEROM，這個Flash 存儲陣列出廠時已處于擦除狀態(tài)（即所有存儲單元的內(nèi)容均為FFH），用戶隨時可對其進行編程。此外，加密位只能通過整片擦除的方法清除。程序存儲器的加密：AT89C51 可使用對芯片上的3 個加密位LBLBLB3 進行編程（P）或不編程（U）來得到如下表所示的功能加密位保護功能表：注：表中的U — 表示未編程，P — 表示編程當加密位LB1 被編程時，在復位期間，EA端的邏輯電平被采樣并鎖存，如果單片機上電后一直沒有復位，則鎖存起的初始值是一個隨機數(shù)，且這個隨機數(shù)會一直保存到真正復位為止。退出掉電模式的唯一方法是硬件復位，復位后將重新定義全部特殊功能寄存器但不改變RAM中的內(nèi)容，在Vcc恢復到正常工作電平前，復位應無效，且必須保持一定時間以使振蕩器重啟動并穩(wěn)定工作。需要注意的是，當由硬件復位來終止空閑工作模式時，CPU 通常是從激活空閑模式那條指令的下一條指令開始繼續(xù)執(zhí)行程序的，要完成內(nèi)部復位操作，硬件復位脈沖要保持兩個機器周期（24個時鐘周期）有效，在這種情況下，內(nèi)部禁止CPU訪問片內(nèi)RAM，而允許訪問其它端口。程序會首先響應中斷，進入中斷服務程序，執(zhí)行完中斷服務程序并緊隨RETI（中斷返回）指令后，下一條要執(zhí)行的指令就是使單片機進入空閑模式那條指令后面的一條指令?？臻e模式可由任何允許的中斷請求或硬件復位終止。在空閑工作模式狀態(tài)，CPU保持睡眠狀態(tài)而所有片內(nèi)的外設仍保持激活狀態(tài)，這種方式由軟件產(chǎn)生。IDL是空閑等待方式，當IDL=1，激活空閑工作模式，單片機進入睡眠狀態(tài)。這兩種方式是控制專用寄存器PCON（即電源控制寄存器）中的PD（）和IDL（）位來實現(xiàn)的。這種情況下，外部時鐘脈沖接到XTAL1端，即內(nèi)部時鐘發(fā)生器的輸入端，XTAL2則懸空。用戶也可以采用外部時鐘。10pF，而如使用陶瓷諧振器建議選擇40pF177。外接石英晶體（或陶瓷諧振器）及電容CC2接在放大器的反饋回路中構(gòu)成并聯(lián)振蕩電路。時鐘振蕩器：AT89C5l 中有一個用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳XTAL1 和XTAL2 分別是該放大器的輸入端和輸出端。XTAL2：振蕩器反相放大器的輸出端。XTAL1：振蕩器反相放大器的及內(nèi)部時鐘發(fā)生器的輸入端。Flash存儲器編程時，該引腳加上+12V的編程允許電源Vpp，當然這必須是該器件是使用12V編程電壓Vpp。需注意的是：如果加密位LB1被編程，復位時內(nèi)部會鎖存EA端狀態(tài)。EA／VPP：外部訪問允許。在此期間，當訪問外部數(shù)據(jù)存儲器，這兩次有效的PSEN信號不出現(xiàn)。該位置位后，只有一條MOVX和MOVC指令ALE才會被激活。對Flash存儲器編程期間，該引腳還用于輸入編程脈沖（PROG）。即使不訪問外部存儲器，ALE 仍以時鐘振蕩頻率的l／6 輸出固定的正脈沖信號，因此它可對外輸出時鐘或用于定時目的。RST：復位輸入。P3口除了作為一般的I／O口線外，更重要的用途是它的第二功能，如下表所示：P3口還接收一些用于Flash閃速存儲器編程和程序校驗的控制信號。對P3 口寫入“1”時，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。P3口：P3口是一組帶有內(nèi)部上拉電阻的8 位雙向I／O 口。Flash編程或校驗時，P2亦接收高位地址和其它控制信號。在訪問外部程序存儲器或16位地址的外部數(shù)據(jù)存儲器（例如執(zhí)行MOVXDPTR指令）時，P2口送出高8位地址數(shù)據(jù)。P2口：P2是一個帶有內(nèi)部上拉電阻的8位雙向I／O口，P2的輸出緩沖級可驅(qū)動（吸收或輸出電流）4個TTL邏輯門電路。FIash編程和程序校驗期間，P1接收低8位地址。對端口寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口。在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線分時轉(zhuǎn)換地址（低8位）和數(shù)據(jù)總線復用，在訪問期間激活內(nèi)部上拉電阻。P0 口：P0 口是一組8 位漏極開路型雙向I／O 口，也即地址／數(shù)據(jù)總線復用口。Vcc：電源電壓掉電方式保存RAM中的內(nèi)容，但振蕩器停止工作并禁止其它所有部件工作直到下一個硬件復位。同時，AT89C51可降至0Hz的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式?？删幊檀蠻ART通道2個16位定時／計數(shù)器1288字節(jié)內(nèi)部RAM全靜態(tài)操作：0Hz－24MHz4k字節(jié)可重擦寫Flash閃速存儲器主要性能參數(shù)： 20%。 20% (unless otherwise noted)Notes: 1. Under steady state (nontransient) conditions, IOL must be externally limited as follows:Maximum IOL per port pin: 10 mAMaximum IOL per 8bit port: Port 0: 26 mAPorts 1, 2, 3: 15 mAMaximum total IOL for all output pins: 71 mAIf IOL exceeds the test condition, VOL may exceed the related specification. Pins are not guaranteed to sink current greater than the listed test conditions.2. Minimum VCC for Powerdown is 2V.AC CharacteristicsUnder operating conditions, load capacitance for Port 0, ALE/PROG, and PSEN = 100 pF。C to 85176。C, VCC = 177。 10 pF for Ceramic ResonatorsFigure 2. External Clock Drive ConfigurationPowerdown Mode In the powerdown mode, the oscillator is stopped, and the instruction that invokes powerdown is the last instruction executed. The onchip RAM and Special Function Registers retain their values until the powerdown mode is terminated. The only exit from powerdown is a hardware reset. Reset redefines the SFRs but does not change the onchip RAM. The reset should not be activated before VCC is restor