eda課程設(shè)計(jì)基于fpga的任意波形發(fā)生器(參考版)
2025-06-22 14:05本頁面
【正文】 end end endendcase end endmodule 。 if(address=(m+384)) address=384。endelsebegin k=127/freq。綜合實(shí)踐18else beginif(freq==0||freq==1)begin if(address=511) address=384。if(select==3) address=384。 end end endtrig_wave:beginif(select==1) address=128。 if(address=(m+256)) address=256。endelsebegin k=127/freq。else beginif(freq==0||freq==1)begin if(address=383) address=256。if(select==3) address=384。 end end endsqur_wave:beginif(select==0) address=0。 if(address=(m+128)) address=128。endelsebegin k=127/freq。else begin綜合實(shí)踐17if(freq==0||freq==1)begin if(address=255) address=128。if(select==3) address=384。 end endswat_wave:beginif(select==0) address=0。 if(address=m) address=0。endelsebegin k=127/freq。if(freq==0||freq==1)begin if(address=127) address=0。if(select==2) address=256。b11。b01,squr_wave=239。parameter sina_wave=239。reg[8:0] address。 //波形選擇，具體值代表的波形見下面定義input[3:0] freq。 //輸出控制 ROM 的地址input inclk。綜合實(shí)踐15參考文獻(xiàn)[1] FPGA 年 09 期[2] HDL ，2022 [3] 王文華. 基于 DDS 技術(shù)的任意波形發(fā)生器研究. 浙江大學(xué), 2022 .[4] Altera II .簡(jiǎn)易用戶使用入門指南 [5] Verilog HDL ，2022 綜合實(shí)踐16附錄 程序如下：module Wave_gen(address,inclk,select,freq)。 仿真過程首先，我們需要在 建立一個(gè)工程文件名為wave_gen,如圖：綜合實(shí)踐12圖 建立工程文件其次，我們需要在 File/New/VerilogHDL file,文件名為 ,保存在當(dāng)前工程里，如圖：圖 然后在 Processing/start lication 進(jìn)行調(diào)試與仿真結(jié)果如圖：綜合實(shí)踐13圖 仿真結(jié)果①產(chǎn)生正弦波（sina_wave）時(shí)送到 DAC0832 的數(shù)據(jù)： ②產(chǎn)生鋸齒波（swat_wave）時(shí)送到 DAC0832 的數(shù)據(jù)：③產(chǎn)生矩形波（squr_wave）時(shí)送到 DAC0832 的數(shù)據(jù)：④產(chǎn)生三角波（trig_wave）時(shí)送到 DAC0832 的數(shù)據(jù)：綜合實(shí)踐14 由仿真結(jié)果可知，改變 select[1:0]的值，能夠正確的將對(duì)應(yīng)的波形數(shù)據(jù)送到 DAC0832，從而完成了整體設(shè)計(jì)結(jié)論在研究的過程中，通過學(xué)習(xí)和參閱過內(nèi)外相關(guān)的文獻(xiàn)，并從網(wǎng)絡(luò)上獲取最新的硬件開發(fā)指南和芯片開發(fā)手冊(cè)，同時(shí)不斷向身邊的老師請(qǐng)教和學(xué)習(xí)，通過系統(tǒng)的學(xué)習(xí)和實(shí)際工作的鍛煉，積累了必要的基礎(chǔ)知識(shí)，培養(yǎng)了實(shí)際的開發(fā)技能。 四種波形一個(gè)周期的數(shù)據(jù)各占不同的 16B， 每次波形改變使 address 指向各段 數(shù)據(jù)首地址。 綜合實(shí)踐11第 4 章 波形發(fā)生器軟件仿真 設(shè)計(jì)平臺(tái)及仿真工具我們選擇 作為波形發(fā)生器仿真工具，結(jié)合 Verilog 硬件描述語言，該模塊的功能采用 Verilog HDL 來描述，程序 請(qǐng)見附件。Address[8..0]：輸入地址指針。 ADDRESS[8..0]：輸出地址指針。 SELECT[1..0]：波形選擇輸入。前面 2 個(gè)模塊在 FPGA 中實(shí)現(xiàn)，D/A 轉(zhuǎn)換通過外圍電路實(shí)現(xiàn)。最終的頂層文件如下圖所示：圖 頂層文件模塊圖要實(shí)現(xiàn)的功能：可產(chǎn)生正弦波（sina_wave） 、鋸齒波（swat_wave） 、矩形波（squr_wave） 、三角波（trig_wave）四種信號(hào)，能夠?qū)崿F(xiàn)信號(hào)的轉(zhuǎn)換（select）并且頻率可調(diào)。 此 外 ， Quartus II 通 過 和 DSP Builder 工 具 與 Matlab/Simulink 相結(jié) 合 ， 可 以 方 便 地 實(shí) 現(xiàn) 各 種 DSP 應(yīng) 用 系 統(tǒng) ； 支 持 Altera 的 片 上 可 編 程 系 統(tǒng)（ SOPC）
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1