【正文】 北京：國防工業(yè)出版社，2002.[15] （美）Stefan Sjoholm. ，薛宏熙譯?？删幊藺SIC設(shè)計及其應(yīng)用。 （3）本系統(tǒng)結(jié)合了現(xiàn)在最有發(fā)展前景的FPGA設(shè)計的電子密碼鎖系統(tǒng)，安全可靠，科技含量高，易于擴展。 本系統(tǒng)的特色與創(chuàng)新點:(1)從測試結(jié)果分析可知，本裝置采用較低成本的器件設(shè)計制作，且誤差較小，完全滿足用戶的基本要求。 由于考慮到體積、成本等因素，本裝置在性能上功能上還存在不足，還有待于進一步提高: (1)增加語音播報功能，可以提高裝置的靈敏度，同時方便用戶的操作。 系統(tǒng)仿真演示結(jié)果 系統(tǒng)仿真演示結(jié)果總結(jié)在基于FPGA的系統(tǒng)設(shè)計中，不同電路系統(tǒng)的設(shè)計往往采用自頂向下的設(shè)計方法,亦即將一個大的系統(tǒng)分解成單元電路。如果綜合沒有錯誤的話就可以對芯片進行配置了，配置完成后FPGA芯片就成了一片密碼鎖芯片。本設(shè)計在QuartusⅡ。當各個模塊分別編譯成功后 ,則創(chuàng)建一個個元件符號。對于不同層次的模塊, 應(yīng)采用不同的輸入方式進行描述。本設(shè)計采用的是自下而上的設(shè)計方法 , 逐層完成相應(yīng)的描述、編譯、仿真與驗證 , 即先建立一些低層次的設(shè)計 , 再將它們組合在一起 , 最后形成一個單一的頂層設(shè)計文件。初始密碼為0，即上電后，按確認鍵即可開門。 LED顯示塊功能表顯示字符共陰極段選碼共陽極段選碼顯示字符共陰極段選碼共陽極段選碼 0 3FH C0H C 39H C6H 1 06H F9H D 5EH A1H 2 5BH A4H E 79H 86H 3 4FH B0H B 7CH 83H 4 66H 99H F 71H 8EH 5 6DH 92H P 73H 8CH 6 7DH 82H U 3EH C1H 7 07H F8H L 31H CEH 8 7FH 80H Y 6EH 91H 9 6FH 90H ┊ ┊┊ A 77H 88H 報警電路 報警電路6 系統(tǒng)的軟件設(shè)計 當用戶輸入密碼后，按確認鍵即可開門，在門開的狀態(tài)下，輸入新密碼，再按確認鍵可設(shè)置密碼，輸入的密碼在八位數(shù)碼管上顯示，最后輸入的數(shù)字顯示在最右邊，每輸入一位數(shù)字，密碼在數(shù)碼管上的顯示左移一位。通常將控制發(fā)光二極管的8位字節(jié)數(shù)據(jù)稱為段選碼。只要將一個8位并行輸出與顯示塊的發(fā)光二極管引腳相連即可。數(shù)碼管顯示塊中共有8個發(fā)光二極管，其中7個發(fā)光二極管構(gòu)成七筆字形“8”，1個發(fā)光二極管構(gòu)成小數(shù)點。這種顯示塊共有共陰極與共陽極兩種，本設(shè)計將采用共陽極。： 44鍵盤結(jié)構(gòu)原理圖 LED顯示器結(jié)構(gòu)與原理 LED顯示塊是由發(fā)光二極管顯示字段的顯示器件。同理，獲取列值也是如此，先輸出4列為高電平，然后在輸出4行為低電平，再讀入列值，如果其中有哪一位為低電平，那么肯定對應(yīng)的那一列有按鍵按下。它的電路配置靈活，軟件結(jié)構(gòu)簡單，占用的I/O資源少。行列式按鍵是指直接用I/O口線通過動態(tài)掃描構(gòu)成的按鍵電路。當最后頂層模塊的邏輯功能在波形仿真中滿足系統(tǒng)時序要求時，才可進行器件編程[24]。然后，分成幾個小模塊進行下一級設(shè)計。FPGA設(shè)計經(jīng)過4個基本階段：設(shè)計輸入、設(shè)計編譯、設(shè)計驗證和器件編程。該軟件是ALTERA公司開發(fā)的一個集設(shè)計輸入、編譯、仿真和編程為一體的超級集成環(huán)境；提供了自動邏輯綜合工具，可以在多個邏輯層次上對高級設(shè)計描述進行綜合、優(yōu)化，大大縮短了編譯時間，加速了FPGA設(shè)計開發(fā)進程[23]。這樣固化在EPROM中的數(shù)據(jù)將在系統(tǒng)上電時對FPGA芯片配置，其中EPROM芯片選用EPC1441[22]。這種方式是通過下載電纜對器件進行配置的，適合于調(diào)試階段。對于FLEX10K系列器件，Altera公司提供了4種配置方案：EPC1（或EPC1441）EPPOM方式配置法、被動串行法、被動并行同步法、被動并行異步法。SRAM單元必須在器件加電后裝入配置數(shù)據(jù)，且配置完成后，它的存儲器和I/O引腳必須被初化。 該芯片集成有1萬個等效邏輯門，含有572個邏輯單元（LEs）、72個邏輯陣列塊（LABs）、3個嵌入式陣列塊（EAB s），并具有720個片內(nèi)寄存器，可以在不占用內(nèi)部資源的條件下實現(xiàn)6144 bit的片內(nèi)存儲器；內(nèi)部模塊間采用高速、延時可預(yù)測的快速通道連接；邏輯單元間具有高速、高扇出的級聯(lián)鏈和快速進位鏈；片內(nèi)還有三態(tài)網(wǎng)絡(luò)和6個全局時鐘、4個全局清零信號以及豐富的I/O資源；每個I/O引腳可以選擇為三態(tài)控制或集電極開路輸出，可以通過編程控制每個I/O引腳的速度以及I/O寄存器的使用[21]。在很多時候,為了提高設(shè)計效率、減少LAB的占用等,希望將設(shè)計配置到EAB中。FLEX10K器件主要由EAB(嵌入式陣列塊)、LAB(邏輯陣列塊)、快速通道線和I/O單元4部分組成。 基于FPGA的設(shè)計 主控芯片EPF10K10LC844的介紹 FPGA器件選擇Altera公司FLEX10K10系列的EPF10K10LC844芯片。5 系統(tǒng)硬件設(shè)計 系統(tǒng)的硬件模塊實現(xiàn) 整個電子密碼鎖系統(tǒng)可劃分為鍵盤掃描、獲取鍵值、數(shù)碼顯示、設(shè)置密碼和解碼開門等五個子模塊。門開后可通過鎖門按鈕關(guān)門，門關(guān)上后要再次輸入密碼才能開門。高位的零不用輸入，因此密碼可以為1～8位。 本系統(tǒng)有13個按鍵，包括0～9共10個數(shù)字鍵和1個確認鍵，1個警報復(fù)位鍵，1個清0鍵。：FPGA主控部分譯碼顯示按鍵處理鍵盤顯示開/關(guān)門電路報警電路 系統(tǒng)框圖 實現(xiàn)系統(tǒng)大量邏輯電路的集成，在設(shè)計中使用了現(xiàn)場可編程邏輯門陣列器件（FPGA）?；谏鲜霰容^以上兩種方案，根據(jù)系統(tǒng)設(shè)計要求，采用方案二。而且系統(tǒng)設(shè)計完善以后還可以將主控的FPGA固化成一片ASIC，那么這塊ASIC就可以作為專用的數(shù)字密碼鎖芯片。 方案二：設(shè)計一種基于FPGA的電子密碼鎖的設(shè)計，用FPGA設(shè)計的系統(tǒng)已經(jīng)是現(xiàn)代生活中經(jīng)常用到的工具之一，通過鍵盤輸入密碼，用FPGA作為主控芯片，用數(shù)碼管顯示輸入的數(shù)字，如果出現(xiàn)錯誤便通過報警電路發(fā)出報警，主控芯片又可分為按鍵處理部分、控制部分和譯碼顯示部分用電子密碼鎖代替?zhèn)鹘y(tǒng)的機械式密碼鎖。 FPGA接收鍵入的代碼，并與存貯在閃存中的密碼進行比較，如果密碼正確，則驅(qū)動電磁執(zhí)行器開鎖；如果密碼不正確，則允許操作人員重新輸入密碼，最多可輸入三次；如果三次都不正確，則通過FPGA產(chǎn)生報警，F(xiàn)PGA將每次開鎖操作和此時電磁執(zhí)行器的驅(qū)動電流值作為狀態(tài)信息發(fā)送給監(jiān)控器，同時將接收來自接口的報警信息也發(fā)送給監(jiān)控器。VHDL的應(yīng)用已成為當今以及未來EDA解決方案的核心，而且是復(fù)雜數(shù)字系統(tǒng)設(shè)計的核心[18]。目前，這種高層次設(shè)計(highleveldesign)的方法已被廣泛采用。然后，利用電子設(shè)計自動化（EDA）工具，逐層進行仿真驗證，再把其中