頻率計(jì)設(shè)計(jì)應(yīng)用ppt課件(參考版)
2025-05-10 12:02本頁(yè)面
【正文】 AS模式直接編程配置器件 圖 231 ByteBlaster II接口 AS模式編程窗口 1．選擇編程模式和編程目標(biāo)文件 2．選擇接插模式 3． AS模式編程下載 JTAG間接模式編程配置器件 選擇目標(biāo)器件 EP2C8 1．將 SOF文件轉(zhuǎn)化為 JTAG間接配置文件 JTAG間接模式編程配置器件 選定 SOF文件后，選擇文件壓縮 1．將 SOF文件轉(zhuǎn)化為 JTAG間接配置文件 JTAG間接模式編程配置器件 用 JTAG模式對(duì)配置器件 EPCS1進(jìn)行間接編程 2．下載 JTAG間接配置文件 USB Blaster編程配置器件使用方法 安裝 USB驅(qū)動(dòng)程序 USB Blaster編程配置器件使用方法 設(shè)置 JTAG硬件功能 8位十進(jìn)制計(jì)數(shù)器的設(shè)計(jì) 將原理圖設(shè)計(jì)生成一個(gè)底層的單獨(dú)元件（ Symbol） 1. 構(gòu)建元件符號(hào) 8位十進(jìn)制計(jì)數(shù)器的設(shè)計(jì) 從當(dāng)前工程路徑中調(diào)入元件 CNT10 2. 構(gòu)建頂層文件 層次化設(shè)計(jì) 8位十進(jìn)制計(jì)數(shù)器的設(shè)計(jì) 兩位十進(jìn)制頻率計(jì)頂層設(shè)計(jì)原理圖文件 2. 構(gòu)建頂層文件 兩位十進(jìn)制頻率計(jì)頂層設(shè)計(jì)原理圖文件 3. 功能分析 74374真值表 8位十進(jìn)制計(jì)數(shù)器的設(shè)計(jì) 仿真激勵(lì)波形圖，或稱(chēng)矢量波形文件 4. 全程編譯 5. 時(shí)序仿真 仿真波形圖（ enb不同脈寬） 仿真波形圖（ enb相同脈寬） 硬件測(cè)試與實(shí)驗(yàn) 將引腳 nCEO設(shè)定為 I/O口 時(shí)序控制器設(shè)計(jì) 頻率計(jì)測(cè)頻時(shí)序控制器電路 8位十進(jìn)制頻率計(jì)設(shè)計(jì) 時(shí)序控制器設(shè)計(jì) 74154真值表 7493真值表 時(shí)序控制器設(shè)計(jì) 電路的仿真波形 8位十進(jìn)制頻率計(jì)設(shè)計(jì) 頂層電路設(shè)計(jì)與測(cè)試 測(cè)頻時(shí)序控制電路圖 頻率計(jì)頂層電路原理圖 頂層電路設(shè)計(jì)與測(cè)試 測(cè)頻時(shí)序控制電路工作波形圖 頻率計(jì)工作時(shí)序波形 。 配置文件下載 雙擊選中的編程方式名 （ 2）設(shè)置編程器。 引腳鎖定 Assignment Editor編輯器 引腳鎖定 表格式引腳鎖定對(duì)話(huà)框 引腳鎖定 圖形式引腳鎖定對(duì)話(huà)框 配置文件下載 選擇編程下載文件和下載模式 （ 1）打開(kāi)編程窗和配置文件。 功能測(cè)試 仿真波形輸出 （ 8）啟動(dòng)仿真器。 功能測(cè)試 設(shè)置好的激勵(lì)波形圖 （ 6）總線數(shù)據(jù)格式設(shè)置。 功能測(cè)試 準(zhǔn)備給 CLK設(shè)置時(shí)鐘 （ 5）編輯輸入波形（輸入激勵(lì)信號(hào)）。 功能測(cè)試 vwf激勵(lì)波形文件存盤(pán) （ 3）波形文件存盤(pán)。 功能測(cè)試 波形編輯器 （ 1）打開(kāi)波形編輯器。 （ 5）選擇目標(biāo)器件閑置引腳的狀態(tài)。 編譯前設(shè)置 選擇配置器件型號(hào)和壓縮方式 （ 3）選擇配置器件和編程方式。 功能分析 74390的真值表 編譯前設(shè)置 選擇目標(biāo)器件 EP2C8Q208C8 （ 1）選擇FPGA目標(biāo)芯片。 選擇目標(biāo)器件 EP2C8Q208C8 （ 4）工具設(shè)置。 利用 “ New Preject Wizard”創(chuàng)建工程 t10 （ 2）將設(shè)計(jì)文件加入工程中。若單擊 “ 否 ” 按鈕，可按以下的方法進(jìn)入創(chuàng)建工程流程。 選擇 File→ Save As命令，找到已設(shè)立的文件夾路徑為d:\ MY_PROJECT，存盤(pán)文件名為 。 調(diào)入需要的宏功能元件（ Symbol） （ 3）編輯構(gòu)建電路圖。 選擇編輯文件類(lèi)型 （ 3）編輯構(gòu)建電路圖。 XC9500XL系列 CPLD 頻率計(jì)邏輯功能分析 頻率計(jì)原理圖輸入設(shè)計(jì) 建立工作庫(kù)文件夾和編輯設(shè)計(jì)文件 （ 1）新建一個(gè)文件夾。 Spartan3 amp。 （ 3） Xilinx公司的 FPGA和 CPLD器件系列 Xilinx在 1985年首次推出了 FPGA，隨后不斷推出新的集成度更高、速度更快、價(jià)格更低、功耗更低
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1