電路cad課程設(shè)計(jì)--頻率計(jì)(參考版)
2025-01-16 14:45本頁面
【正文】 總之，這是一次成長。CommentFootprintDesignatorsC3C4D4D315kR71BH62D21BH62D11kR8200kRPSR1020kR6555_VIRTUALDIP8A17408JDIP14U7741DIP8U874LS160DDIP16U474LS160DDIP16U1374LS160DDIP16U974LS160NDIP16U574LS27DDIP14U11953kR9CON2SIP2J2CON2SIP2J1DCD_HEX7SEG8DIP10AU1DCD_HEX7SEG8DIP10AU6DCD_HEX7SEG8DIP10AU3 總原理框圖 總PCB圖：新建元器件封裝帶譯碼功能的數(shù)碼管封裝：本次課程設(shè)計(jì)選用了帶譯碼功能的數(shù)碼管，但是此類數(shù)碼管市場上已不多見，可是為了仿真方便，依然選用了此種數(shù)碼管，此次數(shù)碼管封裝依據(jù)淘寶網(wǎng)實(shí)物封裝尺寸構(gòu)成。IC芯片也同樣如此，有很多計(jì)數(shù)芯片，同步的和異步的，74系列有很多種計(jì)數(shù)器，如雙時(shí)鐘觸發(fā)的同步加/減計(jì)數(shù)器74ls193，異步的75ls290，然后，74ls160是市場上最常見并且大家也都很熟悉的芯片，用起來也比較方便，根據(jù)這些原有考慮了各模塊電路的方案選擇。緩沖時(shí)鐘輸入將在時(shí)鐘輸入上升沿觸發(fā)四個(gè)觸發(fā)器。這種同步可預(yù)置十進(jìn)計(jì)數(shù)器是由四個(gè)D型觸發(fā)器和若干個(gè)門電路構(gòu)成，內(nèi)部有超前進(jìn)位，計(jì)數(shù)，預(yù)置，異步清零等功能，對所有觸發(fā)器同時(shí)加上時(shí)鐘，使得當(dāng)計(jì)數(shù)使能輸入和內(nèi)部門發(fā)出指令時(shí)輸出變化彼此協(xié)調(diào)一致而實(shí)現(xiàn)同步工作。當(dāng)Vi升高到2/3Vcc時(shí)，電壓比較器C1輸出低電平，C2輸出高電平；基本RS觸發(fā)器被置“0”態(tài)；則VO=0，此后，Vi繼續(xù)上升到Vcc，然后再降低，但在降低未達(dá)到1/3Vcc以前，VO=0的狀態(tài)同樣也不會改變。Vco是控制電壓端（5腳），平時(shí)輸出Vcc32作為比較器A1的參考電平，當(dāng)5腳外接一個(gè)輸入電壓，即改變了比較器的參考電平，從而實(shí)現(xiàn)對輸出的另一種控制，在不接外加電壓時(shí)，起濾波作用，以消除外來的干擾，以確保參考電平的穩(wěn)定。DR是復(fù)位端，當(dāng)其為0時(shí)，555輸出低電平。C1和C2的輸出端控制RS觸發(fā)器狀態(tài)和放電管開關(guān)狀態(tài)。而后面的閘門或計(jì)數(shù)電路要求被測信號為矩形波，所以需要設(shè)計(jì)一個(gè)整形電路則在
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1