常用組合邏輯模塊三(參考版)
2025-05-06 18:40本頁(yè)面
【正文】 從圖中可見， m3和 m7這兩個(gè)相鄰最小項(xiàng)分屬兩不 卡諾圖判斷法 將上例的 填入卡諾圖 F AB A C??A BC 00 01 11 10 0 1 0 1 0 1 1 0 0 1 F 50 加到輸入端的信號(hào)波形應(yīng)包含輸入變量 所有可能發(fā)生的狀態(tài)變化。 A A39。 組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn) 怎樣判定有無(wú)險(xiǎn)象 若出現(xiàn) 或 則有險(xiǎn)。 AYAAY46 組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn) 因?yàn)槎鄠€(gè)信號(hào)同時(shí)變化時(shí)因?yàn)檫^(guò)渡過(guò)程產(chǎn)生的差異而出現(xiàn)的冒險(xiǎn)稱為 功能冒險(xiǎn) 。 A B F “0” 想 理 A B F amp。 43 組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn) 冒險(xiǎn) 由于存在競(jìng)爭(zhēng)，使電路的輸出出現(xiàn)瞬間的邏輯 錯(cuò)誤稱為冒險(xiǎn)。 (2) 信號(hào)邊沿變化時(shí)間存在差異。 END example2。 ARCHITECTURE example2 OF h_adder IS BEGIN so=a XOR b。 so,co:OUT STD_LOGIC)。 USE 。 LIBRARY IEEE； USE LOGIC ENTITY or1 IS PORT（ a， b： IN STD_LOGIC； y： OUT STD LOGIC） ； END or1； ARCHITECTURE example1 OF or1 IS BEGIN y=a OR b。 邏輯表達(dá)式 end and_str。 輸出信號(hào)為 y end and_ent。使用的包 entity and_ent is 名為 and_ent的實(shí)體 port(a,b: in std_logic。 VHDL介紹 **進(jìn)程語(yǔ)句 *并發(fā)信號(hào)代入語(yǔ)句 *條件信號(hào)代入語(yǔ)句 *選擇信號(hào)代入語(yǔ)句 *并發(fā)過(guò)程調(diào)用語(yǔ)句 *塊語(yǔ)句 *并行斷言語(yǔ)句 *Generate － 生成語(yǔ)句 *元件例化語(yǔ)句 VHDL介紹 38 VHDL介紹 library ieee。 過(guò)程調(diào)用語(yǔ)句； * NEXT語(yǔ)句； * CASE語(yǔ)句； * 變量賦值語(yǔ)句； * 斷言語(yǔ)句； * 34 VHDL語(yǔ)言的基本語(yǔ)句 ? 順序語(yǔ)句（ Sequential Statements） ? 并行語(yǔ)句（ Concurrent Statements） VHDL介紹 *順序語(yǔ)句 特征： *順序語(yǔ)句只能出現(xiàn)在進(jìn)程或子程序、塊中 *順序語(yǔ)句描述的系統(tǒng)行為有時(shí)序流、控制流、條件分支和迭代算法等 *順序語(yǔ)句用于定義進(jìn)程、子程序等的算法 *順序語(yǔ)句的功能操作有算術(shù)、邏輯運(yùn)算，信號(hào)、變量的賦值，子程序調(diào)用等 VHDL介紹 *順序語(yǔ)句 * VHDL介紹 把特定的結(jié)構(gòu)體關(guān)聯(lián) （ 指定給 ） 一個(gè)確定的實(shí)體 ， 為大型系統(tǒng)的設(shè)計(jì)提供管理和工程組織 。當(dāng)進(jìn)程執(zhí)行完最后一個(gè)語(yǔ)句時(shí)，在敏感信號(hào)的觸發(fā)下，又開始重復(fù)執(zhí)行，這個(gè)模塊就這樣永無(wú)修止地工作。 END behav。 carry=a AND b AFTER 5ns。 END ARCHITECTURE sensitivity_list。 WAIT。 BEGIN p1:PROCESS(a) BEGIN WAIT ON b。 END ACHITECTURE multiple_wait。 WAIT。 WAIT ON b。 VHDL介紹 *例 不含信號(hào)敏感表的進(jìn)程語(yǔ)句 ARCHITECTURE multiple_wait OF tests IS SIGNAL a,b:bit:=‘0’。 ? 進(jìn)程的啟動(dòng)是由進(jìn)程標(biāo)識(shí)符 process后的 信號(hào)敏感表 所標(biāo)明的信號(hào)來(lái)觸發(fā)進(jìn)程的活動(dòng)，也可以用WAIT語(yǔ)句等待一個(gè)觸發(fā)條件的成立。 Process語(yǔ)句的特點(diǎn)： ? 進(jìn)程結(jié)構(gòu)內(nèi)部的所有語(yǔ)句都是 順序執(zhí)行 的。 結(jié)構(gòu)體的結(jié)構(gòu)： ARCHITECTURE 結(jié)構(gòu)體名 OF 實(shí)體名 IS [說(shuō)明語(yǔ)句 ]； 為內(nèi)部信號(hào) 、 常數(shù) 、 數(shù)據(jù)類型 、 函數(shù)定義 BEGIN [功能描述語(yǔ)句 ] END ARCHITECTURE 結(jié)構(gòu)體名； 結(jié)構(gòu)體（ ARCHITECTURE） 25 VHDL介紹 例如：或門的結(jié)構(gòu)體 ARCHITECTURE or1 OF temp1 IS SIGNAL y： STD_LOGIC； BEGI
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1