【正文】 課后問題與作業(yè)n 1. 為什么在進(jìn)行仿真以前需要對廠家的仿真庫進(jìn)行預(yù)編譯？n 2. 波形比較的過程是什么？波形比較共有幾種類型？可以使用哪些窗口查看波形比較的結(jié)果？n 3. 什么是時(shí)序標(biāo)注文件？它在仿真過程的地位是什么？怎樣才是真正的時(shí)序仿真？ 。n 使用 ModelSim仿真工具完成各種 HDL語言的仿真。n 在 Verilog 語言中支持 VCD 的系統(tǒng)任務(wù)，并可以通過在 Verilog 源代碼中使用 VCD 系統(tǒng)任務(wù)來生成 VCD 文件。n 在 SDF標(biāo)注文件中對每一個(gè)底層邏輯門提供了 3 種不同的延時(shí)值，分別是典型延時(shí)值、最小延時(shí)值和最大延時(shí)值。 波形比較 n ModelSim工具提供了波形比較的功能，使用這個(gè)功能可以將當(dāng)前正在進(jìn)行的仿真與一個(gè)參考數(shù)據(jù)結(jié)合（WLF 文件）進(jìn)行比較，比較的結(jié)果可以在波形窗口或者列表窗口中查看，也可以將比較的結(jié)果生成一個(gè)文本文件。 WLF文件n 波形日志格式文件（ WLF， Wave Log Format）。n 可以在主窗口中選擇【 Tools】 /【 Execute Macro】命令執(zhí)行一個(gè) DO 文件，或者直接使用 do your_file_name.do 命令執(zhí)行 DO文件，需要注意的是 do命令只可以在 ModelSim的命令控制臺中使用而不能用在操作系統(tǒng)的命令行中。n DO文件可以在 ModelSim的 GUI中執(zhí)行，也可以不啟動ModelSim而直接在操作系統(tǒng)的命令行中執(zhí)行。 ModelSim的其他常用操作 自動仿真n 在 ModelSim中宏文件通常使用 “do”作為文件后綴，所以一般將宏文件也叫 DO文件 。 n 2. 選擇其中的觸發(fā)選項(xiàng)卡【 Triggers】 。 n 10. 查看 命令控制臺反饋的信息， 查找錯誤，并重新運(yùn)行仿真，反復(fù)調(diào)試，直到仿真成功。 n 8. 輸入 add wave *命令將頂層模塊的全部信號添加到波形窗口中。n 6. 在主窗口輸入 view *命令，彈出仿真器的全部窗口。n 4. 在命令提示符后鍵入 vmap work library_4命令，映射新建的庫到工作庫中，同時(shí)這個(gè)命令將修改 ModelSim 的配置文件 。n 2. 在主窗口的命令控制臺【 Modelsim】提示符后鍵入 vlib library_4 命令創(chuàng)建一個(gè)新的工作庫。n 使用數(shù)據(jù)模板填充的方式 。在 ModelSim 中有 3 種方法來初始化一個(gè)存儲器，分別如 下：n 通過加載保存好的文件初始化存儲器。n 5. 將存儲器的內(nèi)容保存成一個(gè)文件。n 運(yùn)行仿真 。 n 在存儲器列表中選擇【 /ram_tb/spram1】實(shí)例，存儲器窗口中將顯示這個(gè)存儲器的地址以及數(shù)據(jù)等內(nèi)容。 n 4. 查看一個(gè)存儲器。 n 在主窗口的【 ModelSim】提示符后鍵入 set NumericStdNoWarnings 1 命令。 n 在主窗口的【 ModelSim】提示符后鍵入 vlib work 命令創(chuàng)建工作目錄。 存儲器窗口調(diào)試n 1. 啟動 ModelSim仿真器并改變目錄到設(shè)計(jì)目錄。使用數(shù)據(jù)流窗口可以很快確定產(chǎn)生未知信號的原因，數(shù) 據(jù)流窗口和標(biāo)準(zhǔn)的波形窗口是互相聯(lián)系的，所以可以在波形窗口中觀察一個(gè)信號然后在數(shù)據(jù)流窗口中對這個(gè)信號進(jìn)行追蹤，進(jìn)而查找問題的源頭。n 4. 數(shù)據(jù)流窗口中的另外一個(gè)重要的特點(diǎn)是可以通過事件追蹤來定位輸出信號， 數(shù)據(jù)流窗口中內(nèi)置的波形查看窗口給類似操作提供了極大的方便。使用文本編輯器打開 DO 文件對其中的指令進(jìn)行分析。 數(shù)據(jù)流窗口調(diào)試n 1. 啟動仿真器并改變目錄到設(shè)計(jì)目錄。n光標(biāo)重命名n光標(biāo)鎖定對話框以及鎖定后的光標(biāo)n 6. 保存波形窗口格式。n 在波形窗口的工具欄中有很多用來進(jìn)行顯示縮放的快捷按鈕，通過這些按鈕可以很方便地控制波形的顯示大小。在主窗口命令控制臺【VSIM】命令提示符后鍵入 add wave *命令將加入當(dāng)n 前區(qū)域內(nèi)的所有信號。可以從主窗口、信號窗口、變量窗口或結(jié)構(gòu)窗口等多個(gè)窗中中選擇需要查看的n 項(xiàng)目并拖動到波形窗口中。n 從信號窗口添加。n 2. 加載設(shè)計(jì)單元進(jìn)行仿真。n 在源文件窗口中可以設(shè)置斷點(diǎn)調(diào)試，同時(shí)支持單步調(diào)試等 。n 7. 在 ModelSim 仿真器下面有 4 個(gè)不同的仿真選項(xiàng)，對應(yīng) 4 個(gè)不同的仿真階段，行為仿真、翻譯后仿真、映射后仿真和布局布線后仿真。n 5. 單擊 “OK”按鈕后，出現(xiàn)新建工程內(nèi)容報(bào)告對話框。在其中選擇所使用的器件、模塊類型、綜合器和仿真器等信息 。n 2. 在 ISE主窗口中選擇【 File】 /【 New Project】命令，將彈出【 New Project】對 話框，在【 Project】欄中單擊 按鈕，彈出【瀏覽文件夾】對話框 。在信號窗口 中使用【 Add】 /【 Wave】 /【 Signal in Region】命令，添加所在層次所有信號到波形窗口。n 4. 運(yùn)行仿真。 在 ModelSim環(huán)境下進(jìn)行仿真n 3. 編譯源文件。n UI) Design Load New Designn Cmd) vsim lib library_name top_level_designn VHDLn vsim top_entity top_architecturen Verilogn vsim top_level1 top_level2n 2. 創(chuàng)建工作庫。n 1. 啟動 ModelSim。 n 測試代碼覆蓋率。 n 查看或者初始化存儲器。 n 觀察波形測量時(shí)間。如果仿真結(jié)果與最初預(yù)期不相符，就需要對程序進(jìn)行調(diào)試。編譯完成之后可以從設(shè)計(jì)頂層模塊或者實(shí)體運(yùn)行仿真器 。創(chuàng)建完一個(gè)庫之后，就可以在庫中編譯設(shè)計(jì)單元。使用 ModelSim進(jìn)行仿真時(shí)，全部的設(shè)計(jì)文件不管是 Verilog、 HDL或者 Verilog 與 VHDL的混合文件都需要編譯到一個(gè)庫中。 ModelSim和 ISE仿真實(shí)例n 說明在 ModelSim獨(dú)立環(huán)境下進(jìn)行仿真的各種仿真流程，同時(shí)說明在 ISE集成開發(fā)環(huán)境啟動 ModelSim進(jìn)行仿真的方法。n 庫文件編譯好之后，為了方便以后使用可以修改 配置文件。 Timing） n CoolRunner?（ Functional） n Abel（ Functional） 仿真庫的命名n 在 ISE 集成開發(fā)環(huán)境中直接啟動 ModelSim進(jìn)行仿真時(shí) ：n Verilog 仿真庫的命名使用 Xilinxcorelib_ver、 unisims_ver 和 simprims_ver三種名稱，分別對應(yīng) Xilinx/verilog/src/目錄下的 Xilinxcorelib、 unisims 和 simprims 三個(gè)庫。 n 5. 庫文件編譯完成以后，在 Project Navigator 集成環(huán)境中運(yùn)行 ModelSim 仿真器進(jìn)行仿真時(shí)，軟件將自動在當(dāng)前工程目錄下生成一個(gè) 配置文件，在這個(gè)配置文件中添加了編譯后的各種仿真庫路徑。n 3. 【 Process Properties】對話框中的各項(xiàng)很明了，根據(jù)需要選擇相應(yīng)的仿真庫文 件，然后單擊 關(guān)閉對話框。 在 Project Navigator 中編譯仿真庫n 1. 使用 Project Navigator創(chuàng)建一個(gè)新的工程或者打開一個(gè)現(xiàn)有的工程。n 4. 在主窗口中選擇【 Compile】 /【 Compile】命令，彈出【Compile Source Files】 窗口，如圖 321 所示。n 3. 在主窗口中選擇【 File】 /【 New】 /【 Library】命令，彈出【Create a New Library】窗口。n 1. 將 ModelSim 根目錄下的配置文件 的屬性由只讀改為可寫，這個(gè) 操作是為了使軟件可以記