fpga概述ppt課件(參考版)
2025-05-04 23:06本頁面
【正文】 沒有預(yù)加重的發(fā)送波形 預(yù)加重后的發(fā)送波形 沒有預(yù)加重的接收波形 有預(yù)加重的接收波形 思考題 簡(jiǎn)述 FPGA的一般工作原理和結(jié)構(gòu)，查閱資料看看有哪些公司生產(chǎn) FPGA產(chǎn)品，各公司的 FPGA產(chǎn)品的工作原理、結(jié)構(gòu)與特性有何不同？ 通過查閱資料比較 Xilinx的 FPGA芯片中幾大系列的發(fā)展過程，以及該公司的不同 FPGA芯片的性能與技術(shù)特點(diǎn)。 通道綁定原理示意圖 在印制的電路板上，線路是呈現(xiàn)低通濾波器的頻率特性的，為解決高頻部分的損失，就要采取預(yù)加重技術(shù)。 由于每個(gè)通道在收發(fā)器互連、時(shí)鐘再生和數(shù)據(jù)接收延遲上各不相同，會(huì)使接收到的數(shù)據(jù)產(chǎn)生“錯(cuò)位”的情況，因此要在發(fā)送端數(shù)據(jù)流中加入一個(gè)特殊的序列 —— 通道綁定序列，如圖 “ P”字符。當(dāng)然，在任意的序列組合里 Comma字符序列必須是唯一的。 Comma對(duì)齊的原理是：接收器在輸入數(shù)據(jù)流中掃描搜尋特定的比特序列，如果找到序列，解串器調(diào)整字符邊界以匹配檢測(cè)到的 Comma字符序列，掃描是連續(xù)進(jìn)行的。 (4)數(shù)字頻譜合成器 DSS 串化與解串即 Serdes，它能將低速的并行信號(hào)轉(zhuǎn)換成高速的串行數(shù)據(jù)，也可以將高速的串行數(shù)據(jù)轉(zhuǎn)換成低速的并行數(shù)據(jù)。 (3)數(shù)字移相器 DCM DSS技術(shù)通過展寬輸出時(shí)鐘的頻譜，來減少EMI和達(dá)到 FCC要求。 , 270176。 , 90176。 Xilinx DLL的典型模型示意圖 利用一個(gè) DLL可以實(shí)現(xiàn) 2倍頻輸出 利用兩個(gè) DLL就可以實(shí)現(xiàn) 4倍頻輸出 DFS可以為系統(tǒng)產(chǎn)生豐富的頻率合成時(shí)鐘信號(hào)，輸出信號(hào)為 CLKFB和 CLKFX180，可提供輸入時(shí)鐘頻率分?jǐn)?shù)倍或整數(shù)倍的時(shí)鐘輸出頻率方案，輸出頻率范圍為 ～320 MHz（不同芯片的輸出頻率范圍是不同的）。延時(shí)線對(duì)時(shí)鐘輸入端 CLK
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1