【正文】 四、實(shí)驗(yàn)原理 三態(tài)緩沖器： 三態(tài)緩沖器（ Tristate Buffer）的作用是轉(zhuǎn)換數(shù)。 二、實(shí)驗(yàn)內(nèi)容 分別設(shè)計(jì)并實(shí)現(xiàn)緩沖器、選擇器、譯碼器、編碼器、移位器、全加器的 VHDL 模型。 30 實(shí)驗(yàn) 四 基本組合邏輯電路的 VHDL 模型 一、實(shí)驗(yàn)?zāi)康? 掌握簡(jiǎn)單的 VHDL 程序設(shè)計(jì)。觀察 LED 是否按照要求輸出巴克 碼。 29 五、實(shí)驗(yàn)步驟 在 Max+plusII 軟件中新建原理圖文件，輸入自己設(shè)計(jì)的原理圖，編譯，仿真，鎖定管腳并下載到目標(biāo)芯片。從序號(hào)從 060的 轉(zhuǎn)移過程中，無論哪位（ Q3 或 Q2 或 Q1）輸出，最終輸出都是巴克碼，只是開始的輸出量不同。巴克碼共 7 個(gè)代碼， 可 用 3 位觸發(fā)器來實(shí)現(xiàn) 。如此循環(huán)輸出 7 位巴克碼。即當(dāng)數(shù)碼管顯示 0 時(shí)，七進(jìn)制計(jì)數(shù)器計(jì)數(shù)結(jié)果為 000，數(shù)據(jù)選擇器地址輸入 000， LED 顯示第一位代碼 1。用第一全局時(shí)鐘 GCLK1 作為碼產(chǎn)生時(shí)鐘，經(jīng)過一個(gè) 7 進(jìn)制計(jì)數(shù)器（可用十進(jìn)制計(jì)數(shù)器 74160/十六進(jìn)制計(jì)數(shù)器 74161 接成），產(chǎn)生 000110 三位地址選擇信號(hào)連接在 74154 數(shù)據(jù)選擇端 A、 B、 C。 數(shù)據(jù)選擇器實(shí)現(xiàn)： 由于巴克碼的代碼序列已經(jīng)確定，因此可用 8 選 1 數(shù)據(jù)選擇器 741541 實(shí)現(xiàn)。因此在通信、雷達(dá)、遙控、遙 測(cè)等領(lǐng)域都有廣泛的應(yīng)用。 四、實(shí)驗(yàn)原理 在數(shù)字系統(tǒng)中經(jīng)常需要一些串行周期性信號(hào)，在每個(gè)循環(huán)周期中， 1 和 0 數(shù)碼按一定的規(guī)則順序排列，稱為序列信號(hào)。 二、實(shí)驗(yàn)內(nèi)容 設(shè)計(jì)并實(shí)現(xiàn)巴克碼（ 1110010）發(fā)生器。 七 、實(shí)驗(yàn)報(bào)告 記錄實(shí)驗(yàn) 結(jié)果，列出七人表決器的真值表 ，簡(jiǎn)要寫出實(shí)驗(yàn)步驟，畫出仿真波形 。 LED1 亮表示表決通過，不亮表示不通過。輸入變量為邏輯 “1”時(shí)表示表決者 “贊同 ”，輸入變量為 “0”時(shí)，表示表決者 “不贊同 ”。 下載配置文件 下載 到目標(biāo)芯片。 指定目標(biāo)器件，并對(duì)編譯通過的原理圖分配管腳，分配完后再編譯一次。 五、實(shí)驗(yàn)注意事項(xiàng)： 實(shí)驗(yàn)指導(dǎo)書中的所有實(shí)驗(yàn)內(nèi)容都是針對(duì)主板系統(tǒng)的核心芯片 EP1K30QC2082 來設(shè)計(jì)的， 實(shí)驗(yàn)原理中提供了管腳分配情況，管腳分配好后必須通過成功編譯才可以下載配置。 三、實(shí)驗(yàn)儀器 ZY11EDA13BE 型實(shí)驗(yàn)箱通用編程模塊，配置模塊，開關(guān)按鍵模塊， LED 顯示模塊。 六、實(shí)驗(yàn)思考題 Max+plusII 軟件使用中大小寫字母是否有區(qū)別？ 在進(jìn)行一個(gè)完整的實(shí)驗(yàn)流程時(shí)應(yīng)注意些什么？ 27 實(shí)驗(yàn) 二 七人表決器 一、實(shí)驗(yàn)?zāi)康? 復(fù)習(xí)組合邏輯電路實(shí)驗(yàn)內(nèi)容。 畫出 半加器 的 仿真波形圖貼于實(shí)驗(yàn)報(bào)告中。 參考第一部分實(shí)驗(yàn)系統(tǒng)簡(jiǎn)介，熟悉 ZY11EDA13BE 型實(shí)驗(yàn)箱結(jié)構(gòu)，組成，了解各模塊 的基本作用，了解主板 I/O 分布情況，認(rèn)識(shí)液晶屏，并口連接器，晶振， JTAG 接口，邏輯筆，跳線等器件或組件。 三、實(shí)驗(yàn)原理 半加器的設(shè)計(jì)： 半加器表達(dá)式：進(jìn)位： co=a and b 和 ： so=a xnor (not b) 半加器原理圖如下： 四、實(shí)驗(yàn)步驟 由教師演示 Max+plusII 軟件的 使用方法 。 參考第一部分實(shí)驗(yàn)箱簡(jiǎn)介，熟悉 ZY11EDA13BE 型實(shí)驗(yàn)箱的結(jié)構(gòu)與組成。 熟悉 ZY11EDA13BE 型實(shí)驗(yàn)箱。 1 在高密度下載操作時(shí)有時(shí)會(huì)碰到下載不成功或者始終不成功的情況，若不是軟件或操作 上的問題，要求實(shí)驗(yàn)箱斷電一次，同時(shí)斷開時(shí)鐘源的電源開關(guān)和設(shè)置模 式選擇 CTRL全部無效，再打開實(shí)驗(yàn)箱的直流電源重新下載，即一般可以解決此問題。切忌無視現(xiàn)象，繼續(xù)實(shí)驗(yàn)，以免造成嚴(yán)重的后果。 如果在實(shí)驗(yàn)中由于操作不當(dāng)或其它原 因出現(xiàn)異常情況，如數(shù)碼管顯示不穩(wěn)閃爍，芯片發(fā) 燙等。 在使用連接線做實(shí)驗(yàn)時(shí)，連接線應(yīng)該輕輕插上和輕輕拔出，以提高連接線的使用壽命?；九渲弥杏玫搅藘蓧K擴(kuò)展板，插上去后可以不用拔出，若要拔出，嚴(yán)禁讓學(xué)生操作，或者嚴(yán)格按照上面的方法操作，以免損壞器件。 在拔出下載板與擴(kuò)展板時(shí)千萬要注意：不要用 力過猛。 特別是不要用手觸摸核心芯片 A，靜電可能損壞此貼片芯片。 電源關(guān)掉的順序剛好與此相反。 實(shí)驗(yàn)系統(tǒng)各種硬件設(shè)備的安裝均應(yīng)在微機(jī)和實(shí)驗(yàn)平臺(tái)斷電的情況下進(jìn)行，嚴(yán)禁帶電操作。 此處為適配板B 的插座CON2 BPIN79 80 插座說明 :適配板 B 處的插座 CON2（ 80PIN： 180）分別與插座 CZ20（ 40PIN： 140）、 CZ21 （ 40PIN： 4180）一 一對(duì)應(yīng)相連。 此處為擴(kuò)展板C 的插座CON4 . . . . . . . . . . . . CPIN79 80 插座說明 :擴(kuò)展板 C 處的插座 CON4（ 80PIN： 180）分別與插座 CZ40（ 40PIN： 140）、 CZ41 （ 40PIN： 4180）一 一對(duì)應(yīng)相連。其它相關(guān)接口參見實(shí)驗(yàn)內(nèi)容。本模塊可配置 單片機(jī)仿真機(jī)（選配） ，跟主板系統(tǒng)配合可完成單片機(jī)系統(tǒng)的實(shí)驗(yàn)內(nèi)容。 CI/O20CI/O31分別連接到交通燈的發(fā)光二極管 L1L12，送高電平發(fā)光二極管亮。 0 ALTERA 公司 EP1K100QC2082 數(shù)字適配板 （選配） 0 LATTICE 公司 ispLSI1032E70LJ 數(shù)字適配板 （選配） 0 XILINX 公司 XC9510815PC84C 數(shù)字適配板 （選配） 0 XILINX 公司 XCS30XL5TQ144C 數(shù)字適配板 （選配） 0 LATTICE 公司 ispPAC1001PI 模擬適配板 （ 推薦選配） 0 LATTICE 公司 ispPAC2001JI 模擬適配板 （選配） 0 LATTICE 公司 ispPAC8001PI 模擬適配板 （選配） （ 3）擴(kuò)展板 擴(kuò)展板可以向不同專業(yè)領(lǐng)域發(fā)展，熟悉主板系統(tǒng)后可以自行開發(fā)擴(kuò)展板，我們也可以定 做任何適配板，目前 選配五 塊擴(kuò)展板。 軟件 采用 Max＋ plus II 版軟件， 軟件的安裝與使用參見附帶光盤的 學(xué)習(xí)課件。比如我們開發(fā)一個(gè)上百萬門系統(tǒng)級(jí)芯片的適配板時(shí)， I/O 口的個(gè)數(shù)有五、六百個(gè)之多，用在一個(gè)實(shí)驗(yàn)箱中的 I/O 口不會(huì)超過二百個(gè)，這樣的適配板浪費(fèi)了三、四百個(gè) I/O 口，若實(shí)驗(yàn)箱級(jí) 聯(lián)采用插孔連線方式來用這些 I/O 口，要求適配板有三、四百個(gè) I/O 口插孔，這樣適配板的大小和連線的復(fù)雜度是不能容忍的，所以我們采用 40 芯排線引入，這種方式為以后升級(jí)留下了很大的擴(kuò)展空間。另外說明的引腳定義中電源與時(shí)鐘引入定義跟適配板 B 插座（見適配板 B 插座說明）定義完全一致，所以擴(kuò)展板 C 插座和適配板 B 插座是互相兼容的，從而實(shí)現(xiàn) 主板（基本實(shí)驗(yàn)系統(tǒng)） +適配板B（擴(kuò)展板） +擴(kuò)展板 C（適配板） 的靈活結(jié)構(gòu)來構(gòu)造多重復(fù)雜系統(tǒng)。另外說明的引腳定義中電源與時(shí)鐘引入定義跟擴(kuò)展板 C 插座（見擴(kuò)展板 C 插座說明）定義完全一致，所以適配板 B 插座和擴(kuò)展板 C 插座是互相兼容的，從而實(shí)現(xiàn) 主板（基本實(shí)驗(yàn)系統(tǒng)） +適配板 B（擴(kuò)展板） +擴(kuò)展板 C（適配板） 的靈活結(jié)構(gòu)來構(gòu)造 多重復(fù)雜系統(tǒng) 。若想自行開發(fā)或?qū)W 習(xí)其它類型的 CPLD/FPGA（包括單片機(jī)， DSP 芯片等）適配板時(shí)，核心芯片起到適配板與主板系統(tǒng)硬件連接的橋梁作用，實(shí)現(xiàn)適配板 I/O 免連線與 I/O 口完全開放的功能，另外為配合核心芯片的使用，我們將配一個(gè) EEPROM 芯片 EPC2LC20（選配），從而進(jìn)行掉電保護(hù)，所謂掉電保護(hù)是指 FPGA型芯片是 RAM 存儲(chǔ)方式，斷電后程序丟失，配置 EEPROM 芯片后，在加電時(shí)自動(dòng)向目標(biāo)芯片加入程序，不需要再下載程序，故在有意于開發(fā)或有適配板的情況下建議購買EEPROM 芯片。關(guān)于核心芯片的 I/O 口分布可見圖 2 主板系統(tǒng) I/O 口分布框圖，相對(duì)應(yīng)核心芯片管腳分布如下頁圖所示。 I/O0I/O44 插孔分布已在上面各模塊中已作說明，共 45 個(gè)；適配板B 插座分布了 BI/O0BI/O54，共 55 個(gè) I/O 口，在主板系統(tǒng)上引出了 7 個(gè) I/O 口插 孔，分別為 BI/O48BI/O54，另外的 BI/O0BI/O47 共 48 個(gè) I/O 口通過擴(kuò)展板（數(shù)字邏輯學(xué)習(xí)板）引出，數(shù)字邏輯學(xué)習(xí)板的介紹見本部分內(nèi)容四實(shí)驗(yàn)箱配置說明中的擴(kuò)展板說明部分；擴(kuò)展板C 插座分布了 CI/O0CI/O40 共 41 個(gè) I/O 口，在主板系統(tǒng)上引出了 1 個(gè) I/O 口插孔為 I/O40，同樣所有 CI/O0CI/O40 共 41 個(gè)也可以用擴(kuò)展板（數(shù)字邏輯學(xué)習(xí)板）引出，實(shí)現(xiàn)了所有 I/O口開放的功能。 1喇叭模塊 提供了語音輸出功能，同時(shí)插孔 SPEAKER 引出了 I/O44。另外+,+,+ 直流電源并非固定的，可以通過 PW1， PW2， PW3 電位器調(diào)節(jié)成不同的電壓，例如把 電源調(diào)節(jié)成 或 ，這樣使 或 系統(tǒng)成為可能，并且所有直流電源都通過插孔引出，為以后開發(fā)各種不同電源系統(tǒng)（尤其低電壓系統(tǒng)）適配板和擴(kuò)展板成為可能。 1電源模塊 電源模塊提供了豐富的直流電源。如上圖所示，在模式選擇中選擇有效時(shí)，當(dāng)與 I/O 口相對(duì) 應(yīng)的開關(guān) Kdi（ i=1...16）作為輸入使用時(shí)，開關(guān)撥向上，開關(guān)上方的發(fā)光二極管亮，表示開關(guān)向該 I/O 口輸入一個(gè)邏輯量為 “1”的高電平，撥向下時(shí)，表示 “0”。 16 個(gè)按鍵 K1～ K16， 16 個(gè)撥位開關(guān) KD1～ KD16， 16 個(gè)發(fā)光二極管 KL1～KL16。 R E F1GND2A03A14C O S C5GND6DADJ7F A D J8GND9I I N10GND11P D O12P D I13S Y N C14DGND15DV+16V+17GND18OUT19V20AU2模擬信號(hào)源A P 1A P 2+ 1 2 V 1 2 V+ 5 VA R 1A R 2A L 1A L 2+ A 1 2 V+ A 5 V A 1 2 VA C 1A C 2A E C 1A E C 2GND1IN2OUT3AU1 A 5 V A 5 V+ A 5 V A C 6A R 1 2A R 1 3A R 1 1+ A 1 2 V A 1 2 VA T P 132184A U 3 AI / OA C O N 1A R 3 A R 4A R 5 A R 6567A U 3 BR E FDADJDADJA R 7A R 8+ A 5 VA J 1A J 2A J 3A C 3A C 4A R 9A R 1 0R E FA T P 2I/OA C O N 2A J 0A T P 3I/OA C O N 3A C 5A W 2A W 3A W 1+ A 1 2 V+ A 5 VA B 2A B 1+ A 5 VA J 4A C 7 1 4 4 鍵盤模塊 通 常矩陣式鍵盤都是單片機(jī)控制，本模塊提供的鍵盤模塊完全用 CPLD/FPGA 控制，具體實(shí)現(xiàn)方法見相關(guān)實(shí)驗(yàn)內(nèi)容。 10 1模擬信號(hào)源 提供模擬信號(hào)源，模擬信號(hào)源原理圖如下圖所示，主要是由集成芯片 MAX083 產(chǎn)生不同的波形，可參考附帶光盤中提供的 MAX038 芯片資料（和實(shí)驗(yàn)二十 九 源程序放在一起）。 1模式選擇模塊 為了全面開放 I/O 口，我們通過撥碼開關(guān) CTRL 來實(shí)現(xiàn) I/O 口的免連線問題，模式選擇模塊功能說明如下圖所示，撥碼開關(guān) CTRL 功能在實(shí)驗(yàn)箱上寫了標(biāo)識(shí)說明，在做實(shí)驗(yàn)時(shí)對(duì)照標(biāo)識(shí)操作。還有兩個(gè)十針的下載接口（ EPC2 下載接口與核心芯片下載接口），詳細(xì)的下載方法可參見附帶光盤 MaxPlus II 學(xué)習(xí)課件（放在附帶光盤實(shí)驗(yàn)一目錄下）所介紹的 相關(guān)內(nèi)容。 邏輯筆模塊 提供一個(gè)邏輯筆模塊，把邏輯筆一端插入該模塊插孔，另一端用來判斷電平狀態(tài)，符合 TTL 電平，即對(duì)于低電平的閥值選擇為小于 ，綠指示 燈亮來指示，對(duì)于高電平的