數(shù)字集成電路考試重點(diǎn)(參考版)
2025-03-28 02:55本頁(yè)面
【正文】 這就造成了MOS管寬長(zhǎng)比和互連線寬度的偏差。這些導(dǎo)致了薄層電阻以及像閾值電壓這樣的晶體管參數(shù)值的差異。 ： 閥值變化、載流子效應(yīng)、CMOS門(mén)鎖效應(yīng)：（會(huì)產(chǎn)生時(shí)鐘偏差clock skew），因此它對(duì)集成電路的性能、可靠性、壽命及成本具有重要的影響。在有些設(shè)計(jì)中，不可避免的需要用到鎖存器，如在PCI接口設(shè)計(jì)中要完成PCI規(guī)范中對(duì)Reset功能的定義。鎖存器和D觸發(fā)器實(shí)現(xiàn)的邏輯功能基本相同，都是暫存數(shù)據(jù)。 SRAM，基于正反饋，有電源數(shù)據(jù)就存在，面積大，集成度低，速度快，噪聲容限高DRAM，基于電荷存儲(chǔ)，數(shù)據(jù)需頻繁刷新，集成度高，功耗相對(duì)大，D鎖存器D觸發(fā)器是指由時(shí)鐘邊沿觸發(fā)的存儲(chǔ)器單元，鎖存器指一個(gè)由信號(hào)而不是時(shí)鐘控制的電平敏感的設(shè)備。14. SRAM和DRAM的存儲(chǔ)原理和特征，分別畫(huà)出它們的單元電路。Moore型狀態(tài)機(jī)：下一狀態(tài)只由當(dāng)前狀態(tài)決定，即次態(tài)=f(現(xiàn)狀，輸入)，輸出=f（現(xiàn)狀）；Mealy型狀態(tài)機(jī)：下一狀態(tài)不但與當(dāng)前狀態(tài)有關(guān)，還與當(dāng)前輸入值有關(guān)，即次態(tài)=f(現(xiàn)狀，輸入)，輸出=f（現(xiàn)狀，輸入）；Moore型狀態(tài)機(jī)的輸出信號(hào)是直接由狀態(tài)寄存器譯碼得到，而Mealy型狀態(tài)機(jī)則是以現(xiàn)時(shí)的輸入信號(hào)結(jié)合即將變成次態(tài)的現(xiàn)態(tài)，編碼成輸出信號(hào)。時(shí)鐘偏差是有時(shí)鐘路徑的靜態(tài)不匹配以及時(shí)鐘在負(fù)載上的差異造成的。12. 分析時(shí)鐘抖動(dòng)和偏差的來(lái)源。，不要使兩條信號(hào)線之間的電容太大。（下降）時(shí)間。10. 相比于靜態(tài)邏輯電路，動(dòng)態(tài)邏輯電路的優(yōu)點(diǎn)有哪些？動(dòng)態(tài)邏輯電路的優(yōu)點(diǎn)： （N
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1