【正文】 WHEN 111 = Y = 0111。 WHEN 101 = Y = 11011111。 WHEN 011 = Y = 11110111。 WHEN 001 = Y = 11111101。039。039。139。 A0。 BEGIN indate = A2 amp。 end struct。 begin u0:xr2 port map (a,b,i)。 ponent inv port(x:in bit。z:out bit)。 architecture struct of pare is signal i: bit。c:out bit)。 end func。 end case。 when “110” = sc = ”01”。 when “100” = sc = ”10”。 when “010” = sc = ”10”。 process(indate) begin case indate is when ”000” = sc = “00”。 b amp。 全加器參考程序如下 achitecture func of fulfadder is signal indate: std_logic_vector。 end process。 when “11” = sc = ”01”。 when “01” = sc = ”10”。 b。 alarm_en door smoke water water_alarm smoke_alarm door_alarm 1 1 1 ≥ 1 ≥ 1 ≥ 1 i1 i2 i3 U0 U3 U4 U5 圖解 U1 U2 28 [解 ] 半加器參考程序如下 achitecture func of halfadder is signal indate: std_logic_vector。這部分的 VHDL 程序?qū)儆诮Y(jié)構(gòu)描述，對(duì)應(yīng)的邏輯電路如圖解 所示。以水為例，設(shè)水溢出的狀態(tài)為“ 1”，若 alarm_en 處于低電平使能狀態(tài)，則或門(mén) U3 輸出的為高電平，為水溢出報(bào)警狀態(tài)。 COMPONENT INV PORT（ X： IN BIT； z： OUT BIT）； END COMPONENT。 分析下面的 VHDL 程序，說(shuō)明電路的功能并畫(huà)出邏輯電路圖。 END a。 Q = t。 END IF。 THEN t := d。) THEN IF ld = 39。EVENT AND clk = 39。 END IF。) THEN direction := 1。 BEGIN IF (up_down = 39。 ARCHITECTURE a OF counter IS BEGIN PROCESS (clk) VARIABLE t : INTEGER RANGE 0 TO 255。 Q : OUT INTEGER RANGE 0 TO 255 )。 ld : IN BIT。 Σ CI A B C L1 CO 26 ENTITY counter IS PORT ( clk : IN BIT。 閱讀下面的 VHDL 程序，說(shuō)明結(jié)構(gòu)體是行為描述還是結(jié)構(gòu)描述，并分析它實(shí)現(xiàn)的邏輯功能。因此本題用 1 個(gè)全加器和一個(gè) 3 輸入與門(mén)電路實(shí)現(xiàn)最為簡(jiǎn)潔，邏輯電路圖見(jiàn)圖解 。 (2) 列邏輯真值表 由題意列邏輯真值表見(jiàn)表解 。 [解 ] (1) 設(shè)邏輯變量并賦值。當(dāng)上下人員擁擠，主電梯全被占用時(shí)，才允許使用備用電梯。根據(jù)輸入變量的個(gè)數(shù)，需選擇 1 個(gè) 416 線譯碼器 74LS15 1 個(gè) 4 輸入 與非 門(mén) 74LS20 和 2 個(gè) 8 輸入 與非 門(mén)74LS30 即可實(shí)現(xiàn)設(shè)計(jì)要求（圖略）。 (2) 分析電路的邏輯功能 根據(jù)題目寫(xiě)出真值表見(jiàn)表題 。 設(shè)計(jì)一個(gè)多輸出組合邏輯電路，其輸入為 8421 BCD 碼，其輸出定義為 (1) L1：檢測(cè)到的輸入數(shù)字能被 4 整除； (2) L2：檢測(cè)到輸入數(shù)字大于或等于 3； (3) L3：檢測(cè)到輸入數(shù)字小于 7。 若用 4 選 1MUX 74LS153 實(shí)現(xiàn) 將函數(shù)改寫(xiě)為： 012020)7,6( XXXXXXmL ??? ? ， 令 A1A0=X1X0， D3=D2=X2， D1=D0=0。 (3) 用輸出為高電平有效的 8 選 1MUX74LS251 實(shí)現(xiàn)電路 。 (1) 用 4 位 比較器 74LS85 實(shí)現(xiàn)電路 令 A3A2A1A0 = 0X2X1X0， B3B2B1B0 = 0101， 則 YAB =L。 ⑴ 比較器； ⑵ 加法器； ⑶ MUX； ⑷ 3?8 譯 碼器。 (2) 選用 416 線譯碼器 74154 和 8 輸入的與非門(mén) 74303 實(shí)現(xiàn) 表解 X3 X2 X1 X0 L 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0 圖解 X3 74LS251 L D0 D1 D2 D3 Y D4 D5 D6 D7 A0 A1 A2 EN X2 X1 X0 X3 24 令 A3A2A1A0=DCBA，將譯碼器的輸出 2Y 、 5Y 、 7Y 、 8Y 、 10Y 、 12Y 、 15Y 接 8 輸入與非門(mén) 7430 的七個(gè)輸入，另一個(gè)接 1，則 7430 的輸出即為函數(shù) F。 (1) 8 選 1 或 16 選 1 數(shù)據(jù)選擇器； (2) 38 線譯碼器或 416 線譯碼器。電路見(jiàn)圖解。 [方法 2] 用 8 選 1 MUX 實(shí)現(xiàn)電路設(shè)計(jì)。 1 S C 74138 7420 amp。寫(xiě)出真值表如表解。 選擇 MSI 器件，設(shè)計(jì)一個(gè) 4 位奇偶邏輯校驗(yàn)判斷電路，當(dāng)輸入為奇數(shù)個(gè) 1 時(shí)，輸出為 1；否則輸出為 0。 [方法 2] 用加法器實(shí)現(xiàn)電路設(shè)計(jì) 令 A3 A2A1 A0=N3N2N1N0、 B3B2B1 B0= 0110，則從進(jìn)位輸出 CO 可以得到輸出 L。 [解 ] [方法 1]用比較器 CC14585 實(shí)現(xiàn)電路設(shè)計(jì) 根據(jù)題意令 A3 A2A1 A0=N3N2N1N0、 B3B2B1 B0= 1001，令 IAB=IA=B= IAB=0，則從YA＞ B 可以得到輸出 L。電路見(jiàn)圖解 。 74LS138 的功能表見(jiàn)表 。邏輯表達(dá)式如下 3 1 1 1 2(1 1,1 2 )L m Y Y??? 2 7 8 9 1 0( 7 , 8 , 9 , 1 0 )L m Y Y Y Y? 1 5 6 9 1 0( 5 , 6 , 9 ,1 0 )L m Y Y Y Y??? 0 4 6 8 1 0 1 2( 4 , 6 , 8 , 1 0 , 1 2 )L m Y Y Y Y Y? (3) 電路實(shí)現(xiàn) 416 線譯碼器 74154 的輸出端為低電平有效，將余三碼A3A2A1A0 接譯碼器地址輸入端 A3A2A1A0，輸出端用與非門(mén)電路即可實(shí)現(xiàn)電路的邏輯功能（電路圖略）。本題也可用方法 2 實(shí)現(xiàn)。畫(huà)邏輯電路如圖解 所示。 (3) 電路實(shí)現(xiàn) 輸出為輸入加上一個(gè)常數(shù)，自然用加法器實(shí)現(xiàn)最簡(jiǎn)單。因此，將余三碼 A3A2A1A0 作為輸入， 8421BCD 碼 L3L2L1L0 作為輸出。 [解 ](1)規(guī)定邏輯變量 (b) D0 D1 D2 D3 Y D4 D5 D6 D7 A0 A1 A2 0 0 1 1 1 0 1 1 A B C 8 選 1MUX F A0 A1 A2 (a) 1D0 1D1 1Y 1D2 1D3 2D0 2D1 2D2 2Y 2D3 A0 A1 1EN 2EN D0 D1 D2 D3 D4 D5 D6 D7 74LS253 F amp。 [解 ] (1) 功能電路分析 半加器的邏輯表達(dá)式為 S=A? B C=AB 全加器的邏輯表達(dá)式為 Si= Ai ? Bi ? Ci1 Ci=（ Ai ? Bi） Ci1+AiBi (2) 用半加器設(shè)計(jì)全加器的邏輯電路 用兩個(gè)半加器與一個(gè)或門(mén)設(shè)計(jì)的 1 位全加器電路見(jiàn)圖解 。 [解 ] 參考圖 ，將 74LS138 的每個(gè)輸出接一反相器即可實(shí)現(xiàn) 原碼輸出。 F X0 X1 X2 0 0 1 20 將邏輯函數(shù) F 寫(xiě)為最小項(xiàng)和的形式： F C B A C B A C B A CB A CB A? ? ? ? ? 令 CBA=A2A1A0， D2=D3=D4=D6=D7=1， D0=D1=D5=0，即可用 MUX 實(shí)現(xiàn)上 述函數(shù)的邏輯功能，電路見(jiàn)圖題 (b)。當(dāng) A2A1A0 從000~011 時(shí)， 1Y 輸出 1D0~1D3；當(dāng) A2A1A0 從 100~111 時(shí)， 2Y 輸出 2D0~2D3。 [解 ] (1) 根據(jù)所 給器件擴(kuò)展電路 74LS253 的兩個(gè)輸出 1Y 和 2Y 未被選通時(shí)為高阻狀態(tài)，故兩個(gè)輸出可直接連接作為一個(gè)輸出端。 (3) 根據(jù)驗(yàn)證，電路符合設(shè)計(jì)要求的邏輯功能。（選擇器件型號(hào)，畫(huà)電路連線圖）。 試用一片 38 線譯碼器 (輸出為低電平有效 )和一個(gè)與非門(mén)設(shè)計(jì)一個(gè) 3 位數(shù) X2X1X0 奇偶校驗(yàn)器。 圖題 1D0 1D1 1Y 1D2 1D3 2D0 2D1 2Y 2D2 2D3 A1 A0 1EN 2EN amp。 R G Y A B C 0 0 1 amp。 amp。 (2) 寫(xiě)出電路的輸出函數(shù)式及邏輯真值表 表解 C B A G R Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 0 001 100 0 0 1 圖解 amp。（ 74153 的邏輯功能可參見(jiàn) 74253 的功能表 ，但 74153 的輸出 1Y 和 2Y在未選通時(shí)是低電平）。因此，檢查 A0 線是否開(kāi)路或與 VCC 短接。 用譯碼器 74LS47 驅(qū)動(dòng)七段數(shù)碼管時(shí)，發(fā)現(xiàn)數(shù)碼管只顯示 9。要求選擇邏輯器件的型號(hào)，畫(huà)出 電路連接圖。 amp。 amp。經(jīng)化簡(jiǎn)的邏輯表達(dá)式如下 BCG? RA? ABCABCY ???? 選用 1 片 7404 非門(mén)和 1 片 7400 與非門(mén)即可實(shí)現(xiàn)電路的設(shè)計(jì)，電路圖見(jiàn)圖解 。 [解 ] 根據(jù)題目已給邏輯變量，設(shè)輸入變量水面未超 過(guò)設(shè)定范圍時(shí)為 0，超過(guò)設(shè)定范圍時(shí)為 1；輸出邏輯變量燈亮為 1，燈不亮為 0。水面在 C、 B 間時(shí)為正常狀態(tài)，綠燈 G 亮；水面在 B、A 間或在 C 以上時(shí)，為異常狀態(tài)，黃燈 Y 亮；水面在 A 以下時(shí)，為危險(xiǎn)狀態(tài)，紅燈 R 亮。 [解 ] 題目已規(guī)定邏輯變量并賦值，根據(jù)要求寫(xiě)出邏輯真值表，列出 邏輯函數(shù)式如下 R G YYRGYGRGYRYGRL ????? ()R G Y R Y R G G Y? ? ? ? 可選用 6 非門(mén) 740 2 輸入與非門(mén) 7400、雙 4 輸入與非門(mén)7420 實(shí)現(xiàn)電路設(shè)計(jì)（圖略）。要求 R、 G、 Y 三燈只有并一定有一燈亮，輸出L=0；無(wú)燈亮或有兩燈以上亮均為故障，輸出 L=1。 A0 A1 A2 ST C ST B ST A Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7 圖解 74LS138 1 2 3 4 5 6 C B A 0 0 1 17 連接，則 11