【正文】 L=∑ (0,2,3,4,6) BAC?? ⑥ L=∑ m(2,3,4,5,9)+∑ d(10,11,12,13) BC BC ABD? ? ? ⑦ L=∑ (0,1,2,3,4,6,8,9,10,11,12,14) BD?? L C AB?? L BC BC ABD? ? ? L B D?? 判斷如下 VHDL 的操作是否正確，如不正確，請(qǐng)改正。字符 a 和 b 的數(shù)據(jù)類型是 BIT， c 是 INTEGER， 執(zhí)行操作 c = a + b。 [答 ] 操作不正確，應(yīng)把 a 和 b 的數(shù)據(jù)類型改為 INTEGER。 一個(gè) VHDL 模塊是否必須有一個(gè)實(shí)體和一 個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。 [答 ] 一個(gè) VHDL 模塊必須有一個(gè)實(shí)體，可以有一個(gè)或多個(gè)結(jié)構(gòu)體。實(shí)體描述一個(gè)設(shè)計(jì)單元的外部接口以及連接信號(hào)的類型和方向；結(jié)構(gòu)體描述設(shè)計(jì)單元內(nèi)部的行為，元件及連接關(guān)系，結(jié)構(gòu)體定義出了實(shí)體的功能。 判斷以下三種描述中哪兩種的意義相同。 Statement a： z = not X and not Y； Statement b： z = not (X or Y)； AB 01 11 10 00 00 01 11 10 1 1 1 1 0 0 1 1 1 0 1 1 1 1 0 1 7 CD AB 01 11 10 00 00 01 11 10 0 0 1 0 1 0 0 1 1 0 0 1 6 CD AB 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 3 CD 0 0 0 0 1 1 1 1 1 0 0 0 0 0 1 0 4 0 01 00 11 10 00 01 11 10 CD 01 00 11 10 AB 00 01 11 10 A 0 0 1 1 1 1 0 1 5 BC 01 00 11 10 0 1 8 Statement c： z = not X and Y； [答 ] Statement a 和 Statement b 的意義相同，它們都是表示 Z X Y X Y? ? ? +。 第 2章 習(xí)題解答 電路中的二極管均為理想二極管，各二極管的狀態(tài)（導(dǎo)通或截止）和輸出電壓 Vo 的大小分別為： D1 ； D2 ； D3 ； VO 。 [解 ] D D2 和 D3 全部處于截止?fàn)顟B(tài)。輸出電壓 Vo 為 0V。 今有一個(gè) 3 輸入端與非門，已知輸入端 A、 B 輸出端 F 的波形如圖題 所示，問輸入端 C 可以有下面（ 1）、（ 2）、（ 3）、（ 4）、（ 5）中的哪些波形？ [解 ] (1)、 (2)、 (3)、 (5) 有一邏輯系統(tǒng)如圖題 所示，它的輸入波形如圖中所示。假設(shè)門傳輸時(shí)間可以忽視，問輸出波形為（ 1）、（ 2）、（ 3）、（ 4）中的哪一種？ [解 ] 設(shè)圖中電路輸入為 A，輸出為 F，可求邏輯式為 ( ) 1 1F A A A A A A A? ? ? ? ? ? ? ? 所以，輸出波形為 (3)。 若 TTL 與非門的輸入電壓為 ，確定該輸入屬于（ 1）邏輯 0；（ 2）邏輯1；（ 3）輸入位于過渡區(qū)，輸出不確定，為禁止 狀態(tài)。 [解 ] 因?yàn)?TTL 與非門的 IH ? ，所以輸入電壓為 時(shí)， 屬于 (2)邏輯 1。 若 TTL 與非門的輸出電壓為 ，確定該輸出屬于（ 1）邏輯 0；（ 2）邏輯1；（ 3）不確定的禁止?fàn)顟B(tài)。 [解 ] 因?yàn)?TTL 與非門的 OH ? ，所以 輸出 電壓為 時(shí)， 屬于 (3)不確定 的禁止?fàn)顟B(tài)。 利用網(wǎng)絡(luò)資源，查找 7432 和 7421 IC 的數(shù)據(jù)手冊(cè)，說明分別是什么邏輯器件？內(nèi)部分別有幾個(gè)獨(dú)立器件？ 7421 是多少 引腳的封裝？是否有未使用的引腳？ 圖題 9 [解 ] 7432 是兩輸入或門，片內(nèi)有四個(gè)獨(dú)立的或門，為雙列直插 14 引腳封裝，沒有未使用的引腳； 7421 是四輸入與門，片內(nèi)有兩個(gè)獨(dú)立的與門，為雙列直插 14 引腳封裝，沒有未使用的引腳。 TTL 門電路電源電壓一般為（ 1） 12V；（ 2） 6V；（ 3） 5V；（ 4） 5V。 [解 ] (3) 5 V。 某一標(biāo)準(zhǔn) TTL 系列與非門的 0 狀態(tài)輸出為 ，則該輸出端所能承受的最大噪聲電壓為（ 1） ； (2)； (3)； (4)。并求 7400 的扇出數(shù)。 [解 ] TTL 與非門的 ILmax ? ，故該輸出端在該應(yīng)用場(chǎng)合所能承受的噪聲電壓為 N IL m a x O L 0 .7 VU U U? ? ? 該邏輯門的 噪聲 容限為 N I L m a x O L m a x 0 . 8 0 . 4 0 . 4 VU U U? ? ? ? ? 7400 的扇出數(shù) 為 O L m axL IL m ax 16 101 .6IN I? ? ?； O H m a xH IH m a x 0 .4 100 .0 4IN I? ? ?； O L Hm in [ , ] 1 0N N N?? 畫 出圖題 中異或門的輸出波形。 [解 ] 如圖解 。 圖題 中， G G2 是兩個(gè)集電極開路與非門，接成線與形式，每個(gè)門在輸出低電平時(shí)允許灌入的最大電流為 IOLmax=13 mA，輸出高電平時(shí)的輸出電流 IOH25μ A。 G G G G6是四個(gè) TTL 與非門，它們的輸入低電平電流IIL=， 輸入高電平電流 IIH50μ A， VCC=5V。試計(jì)算外接負(fù)載 RC的取值 范圍 RCmax及 RCmin。 [解 ] CR 的選擇應(yīng)同時(shí)滿足邏輯要求和電流能力。當(dāng) OC 門線與信號(hào)為邏輯 0 時(shí)，不僅要求輸出低電平不超過 OLmaxU ，而且還要考慮 所有灌入一個(gè)導(dǎo)通的 OC 門的電流 不超過其允許電流OLmaxI ，可得 圖解 A B L G1 G2 圖題 Vcc(5V) Rc amp。 G3 G4 G5 G6 amp。 amp。 amp。 amp。 amp。 10 RC IL OLmaxI mI I?? CC OL maxRCCVUI R?? 即 CC OLmaxCOLmax ILVUR I mI?? ? 3C C O L m a xC m i nO L m a x I L5 0 . 4 1 0 0 . 6 9 7 k1 3 4 1 . 6VUR I m I? ?? ? ? ? ?? ? ? 當(dāng) OC門輸出為邏輯 1時(shí)， G1,G2 中的輸出管截止， OHI 為晶體管的穿透電流 ( CEOI ),此時(shí)，穿透電流和負(fù)載門 輸入高電平電流 IIH 全部流經(jīng) CR ,應(yīng)使 OC 門輸出高電平不低于 OHminU ，可得 CC RC C O H m inV I R U??, C C O H m i n C C O H m i nCR C O H I HV U V UR I n I k I???? ? 6C m a x 5 2 . 4 1 0 1 0 . 4k2 2 5 4 5 0R ?? ? ? ?? ? ?。 圖題 中，若 A 的 波形如圖所示 (1) 寫出邏輯函數(shù)式 F， 并畫出波形； (2) 若考慮與非門的平均傳輸 時(shí)延 tpd=50ns，試重新畫出 F 的波形 。 [解 ] (1) 1F AA??， 輸出固定為高電平 。 (2) F 的波形 如圖解 所示。 74 系列與非門輸出低電平時(shí)，最大允許的灌電 流 IOLmax=16mA， 輸 出為高電平時(shí)的最大允許輸出 電流 IOHmax= 400μA ，測(cè)得 某個(gè)門的 輸入低電平電流 IIL=，輸入高電平電流 IIH= ，此 種 與非門 的扇出為多少？ [解 ] O L m a x O H m a xLHI L I Hm i n [ , ] m i n [ , ]IIN N N II?? 1 6 4 0 0m i n [ , ] m i n [1 0 ,1 0 ] 1 01 .6 4 0? ? ? 注意：式中 IIL 和 IIH 應(yīng)取該參數(shù)的最大值，而不能用實(shí) 測(cè) 值。 1 A A F amp。 1 F A 圖題 A 圖解 amp。 amp。 amp。 1 A F 11 在圖題 中，能實(shí)現(xiàn)給定邏輯功能 AY? 的電路是哪個(gè)？ [解 ] 能實(shí)現(xiàn)給定邏輯功能 AY? 的電路是 d。 設(shè)計(jì)一個(gè)發(fā)光二極管（ LED）驅(qū)動(dòng)電路，設(shè) LED 的參數(shù)為 VF=， ID=10mA；若 VCC=5V，當(dāng) LED 發(fā)亮?xí)r，電路的輸出為低電平，選用集成門電路的型號(hào)，并畫出電路圖。 [解 ] 根據(jù)題意，可得電路如圖解 。 決定限流電阻 R 之值（取 OL ? ） 3C C F O LD5 2 . 2 0 . 4 1 0 2 4 010V U UR I?? ??? ? ? ? ? 選用門電路的型號(hào)：由于電路輸出為低電平 時(shí) LED 發(fā)光，要求所選門電路的 OLmax D 10mAII?? ， 可選 74 系列 TTL 門 7404 非門 。 分析圖題 中各電路 邏輯功能。 [解 ] (a) 當(dāng) C＝ 0 時(shí)， G1 禁止，輸出高阻抗 Z， 對(duì)其后的 異 或門相當(dāng)于接邏輯 1， 所以， 2 1F D D? ? ? 。而 G2 使能，輸出為 A ，所以， 1F A B A B A B A B? ? ? ? ?； 當(dāng) C =1 時(shí)， G1 使能， G2 禁止，所以， 2F A D A D? ? ? ； 1 1F B B? ? ? 。 （ b）三態(tài)門的輸出端并接在一起，因此，應(yīng)控制其使能端，使三態(tài)門全部禁止或分時(shí)使能。使能信號(hào)控制下的功能輸出與功能輸入間的邏輯關(guān)系如表解 ； 圖題 表解 C3 C2 C1 F3 0 0 0 Z 0 0 1 AB 0 1 0 BC 1 0 0 C 10k? VCC 7404 V CC (+5V) R 1 A 圖解 10K 12 （ c）當(dāng) X = 0 時(shí)，經(jīng)非門使輸出端三態(tài)門的控制信號(hào) 1EN? ，而上三態(tài)門 0EN X??無效，輸出為高阻，下三態(tài)門 EN = 0 使能，因此， 4F AB? 。 當(dāng) X = 1 時(shí)，輸出端控制三態(tài)門的控制信號(hào) 0EN X??無效，所以 F4 = Z。 在 圖題 （ a）、（ b）所示電路中，都是用 74 系列門電路驅(qū)動(dòng)發(fā)光二極管，若要求 vI 為高電平 時(shí)發(fā)光二極管 D 導(dǎo)通并發(fā)光，且發(fā)光二極管的導(dǎo)通電流為 10mA，試說明應(yīng)選用哪一個(gè)電路？ [解 ] 應(yīng)該使用（ a）電路，由于 TTL 邏輯門輸出低電平時(shí)最大灌電流為 16mA，而TTL 邏輯門輸出高電平時(shí)的最大拉電流為 400?A。 參考 錯(cuò)誤 !未找到引用源。 確定： （ 1）單個(gè) 74HCTCMOS 門可以驅(qū)動(dòng)幾個(gè) 74LSTTL 負(fù)載？ （ 2）單個(gè) 74LSTTL 門可以驅(qū)動(dòng)幾個(gè) 74HCTCMOS 負(fù)載？ [解 ] （ 1） 74HCT CMOS 的電流參數(shù)為： IIH(max)=1?A， IIL(max)=1?A， IOH(max)=4mA，IOL(max) =4mA； 74LSTTL 的電流參數(shù)為： IIH(max)=20?A， IIL(max)=400?A，IOH(max)=， IOL(max) =8mA。假設(shè)均接單輸入門，則 ( m a x)( m a x)4 ILIN I? ? ? ( m a x)( m a x)4 IHIN I? ? ? 因此， 單個(gè) 74HCTCMOS 門可以驅(qū)動(dòng) 10 個(gè) 74LSTTL 負(fù)載。 （ 2） ( m a x)( m a x)8 ILIN I? ? ? ( m a x)( m a x)0 .4 4000 .0 0 1OHHIHIN I? ? ? VCC uI uI (a) (b) 圖題 13 因此， 單個(gè) 74LSTTL 門可以驅(qū)動(dòng) 400 個(gè) 74HCTCMOS 負(fù)