【文章內(nèi)容簡介】 載 參考 錯誤 !未找到引用源。 ，試確定下面哪一種接口（驅(qū)動門到負(fù)載門）需要接上拉電阻，為什么？上拉取值電阻應(yīng)該注意什么？哪一種接口驅(qū)動會有問題？如何解決？ （ 1） 74TTL 驅(qū)動 74ALSTTL （ 2） 74HC CMOS 驅(qū)動 74TTL （ 3） 74TTL 驅(qū)動 74HC CMOS （ 4） 74LSTTL 驅(qū)動 74HCT CMOS （ 5） 74TTL 驅(qū)動 4000B CMOS （ 6） 4000B CMOS 驅(qū)動 74LSTTL [解 ] 如果 CMOS 門電路的電源電壓 VDD等于 5 伏，根據(jù) 錯誤 !未找到引用源。 中TTL 和 CMOS 的極限參數(shù)可知，要用 74TTL 系列電路驅(qū)動 74HC 系列 CMOS 門電路，TTL 帶 CMOS 負(fù)載能力是非常強(qiáng)大的，而且 TTL 低電平輸出也在 CMOS 輸入認(rèn)可的低電平范圍之內(nèi)。但 74TTL 的輸出高電平的最小值是 ，而 74HC CMOS 認(rèn)可的輸入高電平最小值是 ，因此，必須設(shè)法將 TTL 電路輸出的高電平提升到 以上。最簡單的解決辦法是在 TTL 電路的輸出端與 CMOS 門的電源之間接入上拉電阻 R，以保證輸出高電平被提至 VDD， R 的選擇與 OC 的外接電阻選擇方法一樣。一般接 10k?電阻就可以將 拉升到 接近 5V，而且對 TTL 輸出低電平時(shí)的灌電流（ 5V/10k?=）也不會太大。 因此，（ 3）、（ 4）和（ 5）應(yīng)該 需要接上拉電阻。 由 錯誤 !未找到引用源。 可見，如果用 74HC 系列 CMOS 電路驅(qū)動 74TTL 電路，CMOS 的輸出高低電平極限值完全在 TTL 輸入電平范圍之內(nèi)。但由于 74HC 輸出低電平的 IOL(max)=4mA， 74TTL 的輸入低電平的 IIL(max)＝ ，所以 74HC 最多可以帶動2 個 TTL 標(biāo)準(zhǔn)系列門， CMOS 的帶負(fù)載能力較差。 由 錯誤 !未找到引用源。 可見， 4000B 低電平輸出時(shí)還不足以驅(qū)動一個 TTL 邏輯門，其實(shí)許多的 4000B 系列都存在低電壓輸出驅(qū)動電流不足的問題。有兩個特殊的門可以緩解這一問題，緩沖器 4050 和反相緩沖器 4049 是專門設(shè)計(jì)成能夠提供高的輸出電流的CMOS器件，其 IOL(max)=4mA， IOH(max)=，用其中之一接在 4000B和 TTL門之間，則足以驅(qū)動 2 個 74TTL 負(fù)載。也可以 將同一封裝內(nèi)的 2 個 CMOS 門電路并 聯(lián)使用，提高驅(qū)動負(fù)載能力。 設(shè)計(jì)一個與或非門的 VHDL 程序 [解 ] 參考程序如下 LIBRARY IEEE。 14 USE 。 ENTITY and_or_not IS PORT( a, b, c, d： IN STD_LOGIC。 z： OUT STD_LOGIC )。 END and_or_not； ARCHITECTURE behave OF and_or_not IS z =not ((a AND b)OR(c AND d)) END behave。 調(diào)用與門、或門和非門元件，設(shè) 計(jì) 異或 門的 VHDL 程序。 [解 ] 參考程序如下 LIBRARY IEEE。 USE 。 ENTITY xor IS PORT( x, y： IN STD_LOGIC。 z： OUT STD_LOGIC )。 END xor； ARCHITECTURE xor_arc OF xor IS SIGNAL i1, i2, i3, i4： BIT； COMPONENT and PORT（ a， b： IN BIT； c： OUT BIT） 。 END COMPONENT。 COMPONENT or PORT（ a, b ： IN BIT； c： OUT BIT） 。 END COMPONENT。 COMPONENT inv PORT（ a： IN BIT； c： OUT BIT） 。 END COMPONENT。 BEGIN U0： inv PORT MAP (x， i1)。 U1： inv PORT MAP (y， i2)。 U2： and PORT MAP (i1， y， i3)。 U3： and PORT MAP (x， i2， i4)。 U4： or PORT MAP (i3， i4， z)。 15 END xor_arc。 第 3章 習(xí)題解答 圖題 所示電路，當(dāng) M=0 時(shí)實(shí)現(xiàn)何種功能？當(dāng) M=1 時(shí)又實(shí)現(xiàn)何種功能？請說明其工作原理。 [解 ] (1)由電路可寫出如下邏輯關(guān)系 i i i iF M A M A M A? ? ? (2) 分析電路功能 當(dāng) M =0 時(shí)， Fi = iA ，輸出為反碼；當(dāng)M = 1 時(shí)， Fi = Ai ，輸出為原碼。電路實(shí)現(xiàn) 4位 原碼 /反碼變換 功能。 圖題 生器，共有 16 種邏輯功能。 A、 B 為輸入變量，E3E2E1E0 為功能控制端。 (1) 試寫出 Y 的表達(dá)式（不需化簡）； (2) 試說明 E3E2E1E0 取值為 0000到 1111時(shí)的電路功能。 (3) 若 OC 門輸出高電平大于 3V，且每個門漏電流 IOH=100μA ；輸出低電平小于，且最大灌電流 IOL=8mA，設(shè)輸出驅(qū)動兩個 TTL 門，且各 TTL 門的輸入端數(shù)為 1，（ TTL 門的高電平輸入電流 IIH=20μA ，輸入短路電流 IIS=），試問 R 的取值范圍？（選擇合適的標(biāo)稱值電阻）。 [解 ]1. 分析電路 (1) 寫出電路的邏輯表達(dá)式： 3 2 1 0Y A B E A B E A B E A B E? ? ? ? (2) 分析邏輯功能 將輸入變量的所有組合代入上式，可得電路的邏輯功能關(guān)系，見表解 。電路構(gòu)成多功能函數(shù)發(fā)生器。 表解 E3E2E1E0 Y 0000 1 0001 A+B 0010 BA? 0011 B 0100 BA? 010 1 A 0110 A⊙ B 0111 AB 1000 AB 1001 A? B 1010 A 1011 BA 1100 B 1101 BA 1110 BA 1111 0 圖題 A3 A2 A1 A0 M F3 F 2 F 1 F 0 ＝ 1 ＝ 1 ＝ 1 ＝ 1 圖題 E3 E2 E1 E0 A B B VCC（ 5V） amp。 1 1 amp。 amp。 amp。 R（5V） YV） 16 2. 計(jì)算上拉電阻： R≤C C O H m in 3O H I H53 4. 6 K( 4 0. 1 2 0. 02 ) 10VUnI m I ?? ???? ? ? ? ? R≥ C C O L m a x3O L I S 5 ( 8 2 ) 10VUI m I ?? ???? ? ? ? R 可選 電阻。 設(shè)計(jì)一個代碼轉(zhuǎn)換器，要求將三位步進(jìn)碼 CBA 轉(zhuǎn)換成二進(jìn)制碼 Z3Z2Z1。編碼如表題 所示。 [解 ] 由表可直接寫出輸出邏輯表達(dá)式，并化簡： 2 (1 , 3 )Z m C B A C B A C A? ? ? ?? 1 (6 , 7)Z m C B A C B A C B? ? ? ?? 0 (1 , 4 , 7)Z m C B A C B A C B A? ? ? ?? 該邏輯電路若用集成門實(shí)現(xiàn)，需 2 個非門、 5 個與門和 1 個3 輸入或門，設(shè)計(jì)使用芯片多。如用 38 譯碼器設(shè)計(jì)，則電路較簡單，電路見圖解 。 用與非門設(shè)計(jì)一多數(shù)表決電路。要求A、 B、 C 三人中只要有半數(shù)以上同意，則決議就能通過，但 A 還具有否決權(quán)，即只要 A不同意，即使多數(shù)人同意也不能通過。要求列出真值表、化簡邏輯函數(shù)，并用圖題 所給出的 74LS00 芯片畫出電路連接圖。 [解 ] (1) 規(guī)定邏輯變量 設(shè) A、 B、 C 同意為 1，不同意為 0；決議L 通過為 1，決議不同過為 0。由題可寫出邏輯真值表如表解 。 (2) 根據(jù)表解 寫出邏輯函數(shù) C B AABCBACL ??? 因指定用 7400 與非門設(shè)計(jì)，故將 L 化為與非 與非式 BACAL ?? ⑶ 畫出 74LS00 芯片電路接線圖如圖解 所示，將 6 管 腳與 1 12 管 腳分別表題 輸入 輸 出 C B A Z 2 Z 1 Z 0 0 0 0 1 0 0 1 1 0 1 1 1 0 1 1 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 Z2 Z0 Z1 amp。 amp。 amp。 A0 A1 A2 ST C ST B ST A Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7 圖解 74LS138 1 2 3 4 5 6 C B A 0 0 1 17 連接，則 11 腳輸出即為函數(shù) L。 設(shè)計(jì)一交通燈故障檢測電路。要求 R、 G、 Y 三燈只有并一定有一燈亮，輸出L=0；無燈亮或有兩燈以上亮均為故障，輸出 L=1。要求列出邏輯真值表，如用非門和與非門設(shè)計(jì)電路，試將邏輯函數(shù)化簡，并給出所用 74 系列器件的型號。 [解 ] 題目已規(guī)定邏輯變量并賦值，根據(jù)要求寫出邏輯真值表，列出 邏輯函數(shù)式如下 R G YYRGYGRGYRYGRL ????? ()R G Y R Y R G G Y? ? ? ? 可選用 6 非門 740 2 輸入與非門 7400、雙 4 輸入與非門7420 實(shí)現(xiàn)電路設(shè)計(jì)（圖略）。 一熱水器如圖題 所示，圖中虛線表示水位； A、 B、C 電極被水浸沒時(shí)會有信號輸出。水面在 C、 B 間時(shí)為正常狀態(tài)，綠燈 G 亮；水面在 B、A 間或在 C 以上時(shí)，為異常狀態(tài)，黃燈 Y 亮；水面在 A 以下時(shí)，為危險(xiǎn)狀態(tài)，紅燈 R 亮。試用 SSI 器件設(shè)計(jì)實(shí)現(xiàn)該邏輯功能的電路。 [解 ] 根據(jù)題目已給邏輯變量，設(shè)輸入變量水面未超 過設(shè)定范圍時(shí)為 0，超過設(shè)定范圍時(shí)為 1；輸出邏輯變量燈亮為 1，燈不亮為 0。列出邏輯真值表如表 解 ，其中有些狀態(tài)是不出現(xiàn)的，作為無關(guān)項(xiàng)。經(jīng)化簡的邏輯表達(dá)式如下 BCG? RA? ABCABCY ???? 選用 1 片 7404 非門和 1 片 7400 與非門即可實(shí)現(xiàn)電路的設(shè)計(jì)，電路圖見圖解 。 表題 R G Y L 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 圖題 C B A 表解 A B C L 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 amp。 amp。 amp。 amp。 C A B GND VCC L 圖解 74LS00 18 試用 38 線譯碼器和若干門電路實(shí)現(xiàn) 題的邏輯設(shè)計(jì)。要求選擇邏輯器件的型號，畫出 電路連接圖。 [解 ] (1) 將 題輸出量用最小項(xiàng)表示 3(3)G m Y??? 0(0)R m Y??? 17(1, 7)Y m Y Y??? (2) 用 74LS138 譯碼器和與非門 7400 組成電路見圖解 。 用譯碼器 74LS47 驅(qū)動七段數(shù)碼管時(shí)，發(fā)現(xiàn)數(shù)碼管只顯示 9。試問故障出在哪里？ [解 ] 當(dāng)譯碼器 74LS47 的輸入信號 A3A2A1A0 中 A0 固定為高電平時(shí)，就會出現(xiàn)只能顯示奇數(shù) 9 的故障。因此，檢查 A0 線是否開路或與 VCC 短接。 試分析圖題 ，寫出 Y 的邏輯表達(dá)式，當(dāng) DC為 00~11 時(shí)，說明電路的功能。（ 74153 的邏輯功能可參見 74253 的功能表 ，但 74153 的輸出 1Y 和 2Y在未選通時(shí)是低電平）。 [解 ] (1) 劃分邏輯功能塊 電路可分為 MUX74LS153 和門電路兩塊。 (2) 寫出電路的輸出函數(shù)式及邏輯真值表 表解 C B A G R Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1