[計算機硬件及網(wǎng)絡]第2章80x86微處理器結構(參考版)
2025-02-23 12:34本頁面
【正文】 重慶理工大學 重慶理工大學 總線周期的概念 重慶理工大學 重慶理工大學 重慶理工大學 重慶理工大學 重慶理工大學 重慶理工大學 七、最大組態(tài)下的 8088時序 —— 重慶理工大學 2. 存儲器寫周期 重慶理工大學 重慶理工大學 。 時鐘周期： 時鐘脈沖的重復周期成為時鐘周期。 總線周期： CPU從存儲器或輸入 /輸出端口存取一個字節(jié)或一個字的時間稱為一個總線周期。 重慶理工大學 中央 處理器 8088 地址 鎖存器 總線 控制器 8288 時鐘 信號 發(fā)生器 8284 數(shù)據(jù) 收發(fā)器 數(shù)據(jù)總線 地址總線 控制總線 以 8088為核心的微機結構 常用的總線鎖存器芯片： 74LS37 74LS27 Intel 828 8283 常用的總線收發(fā)器芯片： 74LS24 Intel 828 8287 重慶理工大學 RESET TEST HOLD HLDA NMI INTR INTA M / IO WR RD READY CLK READY MN / MX +5V 系統(tǒng)總線 控制總線 地址總線 A19～ A0 數(shù)據(jù)總線 D15～ D0 ALE BHE A19～ A16 AD15 ～ AD 0 DT / R DEN 8086 CPU G 74LS373 OE DIR G 74LS245 8284A 最小組態(tài) 重慶理工大學 RQ/GT0 RQ/GT1 TEST NMI INTA S0 S0 S0 READY READY RESET MN / MX 控制總線 地址總線 A19～ A0 數(shù)據(jù)總線 D15～ D0 BHE A19～ A16 AD15 ～ AD 0 DT / R DEN 8086 CPU STB 8282 OE T OE 8286 8284A 系統(tǒng)總線 S0 CLK S1 MROC S2 MWTC DEN IORC DT/R IOWC ALE INTA 8288 BHE CLK 最大組態(tài) 重慶理工大學 最大模式總線形成 重慶理工大學 狀態(tài) 譯碼 器 控 制 邏 輯 命令 信號 發(fā)生器 控制 信號 發(fā)生器 S0 S1 S2 CLK AEN CEN IOB MRDC MWTC AMWC IORC IOWC AIOWC INTA DT/R DEN MCE / PDEN ALE S0 S1 S2 8088 的總線周期 8288 的命令輸出 0 0 0 中斷響應 INTA 0 0 1 讀 I / O 口 IORC 0 1 0 寫 I / O 口 IOWC, AIOWC 0 1 1 暫停 — 1 0 0 取指令代碼 MRDC 1 0 1 讀 存儲器 MRDC 1 1 0 寫存儲器 MWTC, AMWC 1 1 1 過渡狀態(tài) — 狀態(tài) 譯碼器 2. 總線控制器 8288 8288的控制輸出 ALE 地址鎖存允許信號 DT/R 數(shù)據(jù)發(fā)送 /接受信號 DEN 數(shù)據(jù)輸出允許信號 MCE/PDEN 雙功能引腳 輸入信號 S0 S1 S2 8088的狀態(tài)信號 CLK 時鐘信號 AEN 地址輸入允許信號 CEN 命令允許輸出信號 IOB I/O總線方式控制信號 重慶理工大學 重慶理工大學 2. 5 8086微處理器的基本時序 指令周期、總線周期、時鐘周期 指令周期： 執(zhí)行一條指令需要的時間稱為指令周期。 VCC：電源（輸入）接 +5V直流電壓。（代碼段寄存器初始狀態(tài)為 FFFFH） 重慶理工大學 其它信號 CLK：時鐘信號（輸入），通常由 8284產(chǎn)生。在 WAIT指令執(zhí)行期間若 TEST=1則 CPU循環(huán)于等待狀態(tài)，當 TEST=0， CPU脫離等待狀態(tài)繼續(xù)執(zhí)行
教學課件相關推薦
鄂ICP備17016276號-1