門電路閻ppt課件(參考版)
2025-01-20 19:49本頁面
【正文】 ④ CMOS電路具有制造工藝簡單、功耗小、輸入阻抗高、集成度高、電源電壓范圍寬等優(yōu)點(diǎn)，其主要缺點(diǎn)是工作速度稍低，但隨著集成工藝的不斷改進(jìn)， CMOS電路的工作速度已有了大幅度的提高。 ②隨著集成電路技術(shù)的飛速發(fā)展，分立元件的數(shù)字電路已被集成電路所取代。 （ 3） TTL電路和 CMOS電路之間一般不能直接連接，而需利用接口電路進(jìn)行電平轉(zhuǎn)換或電流變換才可進(jìn)行連接，使前級器件的輸出電平及電流滿足后級器件對輸入電平及電流的要求，并不得對器件造成損害。 （ 2）數(shù)字集成電路中多余的輸入端在不改變邏輯關(guān)系的前提下可以并聯(lián)起來使用，也可根據(jù)邏輯關(guān)系的要求接地或接高電平。 （ 7） CMOS電路容易受靜電感應(yīng)而擊穿 ， 在使用和存放時應(yīng)注意靜電屏蔽 ， 焊接時電烙鐵應(yīng)接地良好 ， 尤其是 CMOS電路多余不用的輸入端不能懸空 ， 應(yīng)根據(jù)需要接地或接高電平 。 （ 5） CMOS集成電路的集成度比 TTL電路高 。 （ 4） CMOS電路的功耗比 TTL電路小得多 。 （ 2） CMOS帶負(fù)載的能力比 TTL電路強(qiáng) 。 輸出電壓 uY＝ 0V。 輸出電壓 uY＝ VDD＝ 10V。 其他類型的 TTL門電路 一、其他邏輯功能的門電路 1. 與非門 012190205241451????????OLOBOHOBVVTTT,VVTT,BA導(dǎo)通，和截止，同為高電平時，和當(dāng)導(dǎo)通，截止，時，有一個為和當(dāng)由多發(fā)射極三極管實現(xiàn)加倍：每個值相同，并聯(lián)后相同：并聯(lián)后與僅一個接地輸入電流計算：IHILII?2. 或非門 均加倍和輸入電流計算時，導(dǎo)通截止，才有同為、只有截止導(dǎo)通，均使任何一個為、的輸出并聯(lián)和路兩個完全一樣的輸入電ILIHOHOOLOIIVVTTBAVVTTBATT?????????45452201? 4. 異或門 二、集電極開路的門電路 推拉式輸出電路結(jié)構(gòu)的局限性 ① 輸出電平不可調(diào) ② 帶載能力不強(qiáng)，尤其是高電平輸出 ③ 輸出端不能并聯(lián)使用 OC門 V/mA:SNTTOC3040740 755如，可承受較大電壓、電流，三極管輸出端為?）可以不等于（截止時，為或飽和同為高時，取值合適，定可使只要工作時需要外接CCCCCCOOLCCLCCLVVVVTBAVTBAVRVR???????5500,。 由于三極管的開關(guān)時間和分布電容 的充放電過程，輸入信號狀態(tài)變化時 必有足夠的變化幅度和作用時間才能 使輸出狀態(tài)改變 三、電源的動態(tài)尖峰電流 OLO VV ?OHO VV ?mARVRVVITVVmARVVRVVITTVVCCBCCC C HOHOCCCBCCC C LOLO,11114221145,2??????????????沒接負(fù)載時截止導(dǎo)通，時，載電流：、兩種靜態(tài)下的電源負(fù)動態(tài)尖峰電流（ P126） 影響： ； ，將通過電源線和地線及電源的內(nèi)阻形成 一個系統(tǒng)內(nèi)部的噪聲源。 TTL反相器的動態(tài)特性 一、 傳輸延遲時間 現(xiàn)象 ： 導(dǎo)通延遲時間 tPHL 截止延遲時間 tPLH 傳輸延遲時間 分布電容的影響）的存在和結(jié)電容（、原因 ,:2 TD2P H LP L Hpdttt ??二、交流噪聲容限 （ b） 負(fù) 脈沖噪聲容限 （ a） 正 脈沖噪聲容限 當(dāng)輸入信號為窄脈沖，且接 近于 tpd時，為使輸出狀態(tài)改 變所需的脈沖幅度。 當(dāng) RI≤ ROFF時 ， 相當(dāng)輸入低電平。 在保證非門輸出為 高 時，允許輸入電阻 Ri的最
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1