eda技術(shù)課程設(shè)計報告(參考版)
2025-01-20 10:37本頁面
【正文】 第七章 參考文獻【1】 康華光，電子技術(shù)基礎(chǔ)數(shù)字部分【M】.，2002；【2】潘松，黃繼業(yè)，EDA技術(shù)使用教程（VHDL版），科學(xué)出版社；【3】漢澤西，2003；。把所學(xué)的理論知識與實踐相結(jié)合起來，從理論中得出結(jié)論，才能真正提高自己的實際動手能力和獨立思考的能力。對課本知識的進一步加深的同時學(xué)到了很多在書本上沒有學(xué)到過的知識。應(yīng)用是需要使用濾波器濾除部分頻率才能做到使音質(zhì)更加好。4）還有就是對驅(qū)動蜂鳴器的脈沖是矩形脈沖好還是正弦波好問題的探索，答案是正弦波好。最后組成總體的設(shè)計結(jié)果。整個設(shè)計的過程是從遵從整體到部分、從抽象到具體，最后在總體的思想。在本次設(shè)計中這種影響到處都是存在的，特別是在手動輸入和自動播放功能的問題中處處可見。后期工作主要是整個設(shè)計的查漏補缺和完成論文書寫工作。前期工作是通過組員之間的討論達到明白此次課設(shè)的目的和要求，以及拿出一套初步的設(shè)計方案。第六章 總結(jié) 經(jīng)過努力, 樂曲硬件演奏電路的設(shè)計基本上完成了。第四個問題是原件例化時對應(yīng)端口賦值的問題，特別是在音符存儲模塊的設(shè)計中經(jīng)常遇到這種問題。由于按鍵有限，沒有設(shè)計單獨控制無輸入情況下噪聲的控制按鈕。綜合這兩方面因素，在盡量減小頻率誤差的前提下取合適的基準頻率，在此取f0=6MHz。若基準頻率過高，則分頻比太小，取整后誤差較大。第二個問題是頻率信號的選取一開始不知道如何下手，之后通過查找資料知道了所有不同頻率的信號都是從同一個基準頻率f0分頻而得到的。這個計數(shù)器的計數(shù)頻率選為4HZ，當全音符設(shè)為1秒時，, 。第五章編譯、下載及調(diào)試中遇到的問題及解決辦法在編譯過程中，遇到的第一個問題也是最大的問題就是如何實現(xiàn)樂曲的演奏問題，如何令電路自動播放一首預(yù)先存儲的樂曲。0 主電路圖 仿真圖及結(jié)果分析 主電路仿真圖 由仿真圖可知，控制鍵s8為按下時且s1—s7中有按鍵按下，此時states顯示手動彈奏的音符輸出，同時led燈顯示彈奏的音符。END。 END IF。 END IF。 ELSE SpkS = 39。 THEN SpkS = 39。 IF Count2 = 39。139。 ) THEN IF FullSpkS39。 OR S8=39。 OR S7=39。 OR S6=39。 OR S5=39。 OR S4=39。 OR S3=39。 OR S2=39。 BEGIN IF (S1=39。 END PROCESS。 END IF。 FullSpkS = 39。139。 THEN IF Count11 = 167FF THEN Count11 := Tone 。EVENT AND PreCLK = 39。 PROCESS(PreCLK, Tone) 11位可預(yù)置計數(shù)器 VARIABLE Count11 : STD_LOGIC_VECTOR (10 DOWNTO 0)。 END IF。139。 ELSIF clk39。139。039。 BEGIN PROCESS(clk) VARIABLE Count4 : STD_LOGIC_VECTOR (3 DOWNTO 0) 。END。 Tone : IN STD_LOGIC_VECTOR (10 DOWNTO 0)。USE 。LIBRARY IEEE。end architecture behav。end if。p=po。l=lt。 then s=st。architecture behav of xz isbeginprocess(s9,so,st,po,pt,lo,lt)beginif s9=39。 s9 :IN STD_LOGIC)。 l :out STD_LOGIC_VECTOR(7 DOWNTO 0)。 lo,lt :in STD_LOGIC_VECTOR(7 DOWNTO 0)。ENTITY xz ISport(so,st :in STD_LOGIC_VECTOR(3 DOWNTO 0)。LIBRARY IEEE。END PROCESS。PL=00000000000。PL=00000001000。PL=10101011100。PL=10100001010。PL=10010101101。PL=11000011111。PL=100
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1