基于epp模式的數(shù)據(jù)采集卡系統(tǒng)設(shè)計(jì)(參考版)
2025-01-19 10:43本頁(yè)面
【正文】 s transmission through the Parallel port.Key words：Parallel Port Link EPP Protocol Memory Data/Address control17。s correspondence connection appeared many forms, Serial port, parallel port,and so on …Parallel port what uses is 25 needle D shape attachment, It is a very important external instrumentation connection, at first it only uses for to connect the printer, pletes the text and the image output the development of puter, people have discovered many new uses of the parallel port. Parallel port have many advantage ,such as the transmitting range is moderate, does not need the sur software, the hardware circuit, therefore realizes, the cost is to be low. This design to make a instruction of the data acquisition amplified circuit which amplified a circuit the signal operation enlarges, joins the bipolarity signal conversion unipolarity signal again by the adding A/D circuit put the simulated signal transforms 8 digital signals and the save the outputs to the RAM memory .The address and the memory controlled circuit control memory39。 2829+27 [10].《單片機(jī)串行數(shù)據(jù)采集/傳輸模塊的設(shè)計(jì)》Base on the pattern of EPP data acquisition card designCollege：Physics Mechanical amp。 電測(cè)與儀表。 2122+10[9].向曉安,古天祥。 應(yīng)用科技。 4451[8].岳云峰。 長(zhǎng)春郵電學(xué)院學(xué)報(bào)。5211[7].黃永平,宮克存。數(shù)據(jù)采集原理版本[M]。 2001年10期。 增強(qiáng)并行口EPP協(xié)議及其應(yīng)用 [J]。 2003年06期。 并行口EPP模式的應(yīng)用[J]。 2003年02期。 并口在數(shù)據(jù)采集中的應(yīng)用[J]。 2004年05期。 基于EPP的數(shù)據(jù)采集系統(tǒng)[J]。我只能在今后的工作和學(xué)習(xí)中更加努力，用行動(dòng)來(lái)表達(dá)一切，我會(huì)把每一份關(guān)懷，每一份勉勵(lì)都銘記、珍藏。別的不多說(shuō)了，希望大家找份好的工作，分開以后常聯(lián)系！最后，再次感謝所有給予過(guò)我?guī)椭娜?！謝謝！時(shí)光如白駒過(guò)隙，隨著畢業(yè)設(shè)計(jì)與論文的結(jié)尾，短暫而又充實(shí)的四年大學(xué)生涯也將落下帷幕。感謝范宜標(biāo)與溫發(fā)林老師在實(shí)驗(yàn)電路調(diào)試中給我的無(wú)私幫助。感謝傅老師在論文寫作過(guò)程中提出的寶貴意見和有益的啟發(fā)。經(jīng)過(guò)不斷的調(diào)試后，總體功能基本可以實(shí)現(xiàn)，在計(jì)算機(jī)中的進(jìn)行BIOS設(shè)置，將并口模式設(shè)成EPP方式，設(shè)置完成后將采集卡與計(jì)算機(jī)并口連接，經(jīng)檢測(cè)采集卡能夠與計(jì)算機(jī)通信，基本滿足設(shè)計(jì)的要求。用74HC74做四分頻電路時(shí)，仿真以后得出結(jié)果是對(duì)的，但是實(shí)際電路用示波器測(cè)量卻不準(zhǔn)確。 圖 62 時(shí)鐘產(chǎn)生與控制電路的波形硬件調(diào)試的主要任務(wù)是排除硬件故障，其中包括設(shè)計(jì)錯(cuò)誤和工藝性錯(cuò)誤。,經(jīng)過(guò)74HC74進(jìn)行四分頻后產(chǎn)生的頻率為600KHZ左右。 圖55 時(shí)鐘的產(chǎn)生和控制電路總結(jié)，輸出信號(hào)放大變成單極性的5V信號(hào)。圖54 時(shí)序邏輯控制電路時(shí)鐘的產(chǎn)生和控制電路主要由石英晶體振蕩電路和控制電路組成，石英晶體振蕩電路產(chǎn)生時(shí)鐘信號(hào)，本設(shè)計(jì)采用石英晶體、反相器、電阻和電容構(gòu)成。電路說(shuō)明如下： D觸發(fā)器中CLR 端是有時(shí)序邏輯控制部分產(chǎn)生的，用于對(duì)D觸發(fā)器狀態(tài)清零，如果計(jì)算機(jī)將存儲(chǔ)器數(shù)據(jù)全部讀入，在開始下一次數(shù)據(jù)采集前，需要將D 觸發(fā)器的轉(zhuǎn)臺(tái)清零。MER是存儲(chǔ)器讀允許信號(hào)（低電平有效），當(dāng)?shù)刂钒l(fā)生器計(jì)數(shù)滿后，MER將變?yōu)榈?，表示允許將存儲(chǔ)器數(shù)據(jù)讀出。 該電路主要目的是為存儲(chǔ)器提供地址，本設(shè)計(jì)采用4片74HC163構(gòu)成16位地址發(fā)生器。本設(shè)計(jì)中，將該時(shí)鐘頻率經(jīng)過(guò)74HC74四分頻后得到600 kHz左右的信號(hào)來(lái)給ADC0809使用[6]。圖52 A/D轉(zhuǎn)換圖ADC0809的內(nèi)部沒(méi)有時(shí)鐘電路，所需時(shí)鐘信號(hào)由外界提供，因此有時(shí)鐘信號(hào)引腳。+VREF 和VREF 為參考電壓輸入線，用于給電阻網(wǎng)絡(luò)供給標(biāo)準(zhǔn)電壓。電源線及其他：CLOCK 為時(shí)鐘輸入線，用于為ADC0809 提供逐次比較所需，一般為640kHz 時(shí)鐘脈沖。D0D7 為數(shù)字量輸出線，D7 為最高位。START 端與時(shí)鐘產(chǎn)生與控制電路的START 端口連接。其選擇通道方式如表51所示。ALE 為地址鎖存允許輸入線，高電平有效。 模擬信號(hào)輸入IN0～I(xiàn)N7： IN0IN7 為八路模擬電壓輸入線，加在模擬開關(guān)上，工作時(shí)采用時(shí)分割的方式，輪流進(jìn)行A/D 轉(zhuǎn)換，在電路中用來(lái)作為模擬信號(hào)的輸入端。將數(shù)據(jù)采集卡的模擬部分經(jīng)過(guò)放大輸出的信號(hào)通過(guò)A/D轉(zhuǎn)換器后，輸出8位數(shù)字信號(hào)并由鎖存器鎖存，由于A/D轉(zhuǎn)換器ADC0
高考資料相關(guān)推薦
鄂ICP備17016276號(hào)-1