基于epp模式的數(shù)據(jù)采集卡系統(tǒng)設(shè)計-預(yù)覽頁
【正文】 Intel Xir 和Zenith 數(shù)據(jù)系統(tǒng)。該協(xié)議定義的并行口更象一個開放的總線,給用戶提供了強大的功能和靈活的設(shè)計手段。另外在應(yīng)用EPP 時,需要在計算機的BIOS 設(shè)置中將并口模式設(shè)成EPP 方式。（1）EPP寫操作時序如圖21[3]所示。 t1 t2 t3 t4 t5 t6 t7 t1 t2 t3 t4 t5 t6 t7 圖21 數(shù)據(jù)/地址寫周期時序 圖22 數(shù)據(jù)/地址讀周期時序 2．3 EPP端口寄存器EPP接口除了保留SPP的3個端口寄存器以外，還新增了5個端口寄存器，如表22[7]所示。 址端口名稱方表24[7] EPP控制端口寄存器DIRIRQENASTRBINITDSTRBWRITEDIR：方向位（1輸入，0輸出）；IRQEN：中斷使能位（1有效）；ASTRB：地址選通位（0有效）；INIT：初始化（1有效）；DSTRB：數(shù)據(jù)選通位（0有效）；WRITE：讀/寫狀態(tài)位（0：寫，1：讀）圖23[4] 并口外型連接圖nW為讀寫輸出信號nWrite，nD為數(shù)據(jù)輸出信號nDatastb，nA為地址輸出信號。ADC0809 的數(shù)據(jù)輸出結(jié)構(gòu)是內(nèi)部有可控的三態(tài)緩沖器,所以它的數(shù)字量輸出信號線可以與系統(tǒng)的數(shù)據(jù)總線直接相連。其芯片電路圖如圖31[5]所示，內(nèi)部邏輯結(jié)構(gòu)圖如圖32[5]所示。 設(shè)計原理采集卡的原理圖如圖41所示，其工作原理如下：（1） 首先輸入模擬信號通過采集卡的模擬部分，該部分主要由運算放大器構(gòu)成，可對信號進行放大并將雙極性信號轉(zhuǎn)換成單極性信號以便于A/D轉(zhuǎn)換器輸入。（4） 所有控制信號的輸入和輸出都通過時序邏輯控制部分進行。模擬信號模擬部分A/D轉(zhuǎn)換器鎖存器存儲器地址發(fā)生器 時序 邏輯控制控制信號輸出狀態(tài)信號輸入 數(shù)據(jù)緩沖器并 口 總 線時鐘產(chǎn)生控制電 路時鐘控制時鐘輸出 圖41 采集卡的原理方框圖采集卡的各個模塊設(shè)計一般傳感器的輸出信號都比較微弱，要將該微弱信號轉(zhuǎn)換成有用的信號以便于后期使用，就要加入信號調(diào)理電路，其作用是進行信號放大和去除干擾等。 圖51 模擬信號放大電路 A/D轉(zhuǎn)換電路本設(shè)計中所使用的A/D轉(zhuǎn)換電路芯片是ADC0809，ADC0809是一種8路輸入單片模數(shù)轉(zhuǎn)換器件，采用逐位逼近式A／D轉(zhuǎn)換原理，它的輸出輸人接口全部為TTL電平，數(shù)據(jù)輸出口線為三態(tài)，可以直接接到微機系統(tǒng)總線上，而無需另加I／O接口芯片。ADC0809在本設(shè)計電路中主要信號引腳連接說明如下：當ALE 線為高電平時，ADDA、ADDB和ADDC 三條地址線上地址信號得以鎖存，經(jīng)譯碼器控制八路模擬開關(guān)通路工作。EOC 為轉(zhuǎn)換結(jié)束輸出線，該線高電平表示AD 轉(zhuǎn)換已結(jié)束，數(shù)字量已鎖入 “三態(tài)輸出鎖存器”。Vcc 為+5V 電源輸入線，GND 為地線。通常使用頻率為500KHz的時鐘信號由于ADC0809的典型工作頻率640 kHz不太容易得到，所以通常使用相近頻率且容易獲得的信號進行替代。該地址發(fā)生器電路如圖53所示。4片74HC163的輸出與存儲器的16根地址線A0－A15，地址范圍是64Kb。Nwait是產(chǎn)生的握手信號，與并口的Nwait腳連接，當計算機執(zhí)行數(shù)據(jù)或地址讀寫命令時，Nwait為高電平。Datawrite在向外設(shè)寫數(shù)據(jù)時產(chǎn)生，當執(zhí)行寫數(shù)據(jù)命令是，該信號為低電平，使74HC373有效，并口的數(shù)據(jù)可輸出到鎖存器從而產(chǎn)生一些控制信號，比如START (采樣開始信號)，ADDCLR（地址發(fā)生器地址清零信號），CLR（D觸發(fā)器狀態(tài)清零信號）等，可以根據(jù)實際需要設(shè)置更多的控制信號。Addrwrite信號在向外設(shè)寫地址時產(chǎn)生，當執(zhí)行寫寫命令時，產(chǎn)生低電平信號。START信號由邏輯控制部分產(chǎn)生，用于控制信號采集的開始，為高電平時允許時鐘輸出，即可以開始采集工作。EOC是地址發(fā)生器計數(shù)滿后產(chǎn)生的觸發(fā)信號，為高電平是表示存儲器已經(jīng)存滿了，將關(guān)斷A/D轉(zhuǎn)換器的時鐘輸入從而停止A/D轉(zhuǎn)換。 圖61 模擬放大電路波形時鐘產(chǎn)生與控制電路的仿真波形如圖62所示。在開始的時候整個電路除了放大電路有用外，其他的電路都沒有用，后來發(fā)現(xiàn)是74系列的芯片沒有接好，LS系列芯片輸入腳懸空就是高電平，可以不接，但最好接到高電平上，HC系列輸入腳懸空電平不定，所以必須接到固定的高電平或低電平上。致謝辭在這次畢業(yè)設(shè)計工作中，我要感謝電子教研室的所有老師！感謝我的指導老師——傅智河老師對我畢業(yè)設(shè)計與論文過程中的指導與勉勵，從前期的選題，后期的電路制作、修改都傅老師都給我悉心的指導。祝福所有的老師，工作順利，萬事如意！感謝我的同學！你們在我情緒低落的時候給了我鼓勵，在我遇到難題時給了我?guī)椭Ｍ銈冊诮窈蟮娜兆永锉M快找到一個好的歸宿，因為我知道，最近一段時間，你們大多數(shù)人還要奔波于工作。參考文獻： [1].崖少云,張長會,李學京等。 6870[2]劉曉濱,王孝,馮振聲。 4749+56[3].徐曉東,劉江虹。 8285[4].[5].符冬陽,賀貴明。 6465 [6].肖忠祥；石油工業(yè)出版社。 微機并行口5種工作模式的探討[J]。 并行口在EPP模式下的應(yīng)用[J]。 數(shù)據(jù)采集系統(tǒng)中增強型并行(EPP)接口電路的設(shè)計[J]。 Electrical engineering Profession:Electronic information engineering Number:200402230 Author:Lin bin Teacher:Fu zhi he【Abstract】With the development and popularization of puter and electronic technology, especially the puter are used in the measurement field, the instrument system and pute
高考資料相關(guān)推薦
鄂ICP備17016276號-1