基于epp模式的數(shù)據(jù)采集卡系統(tǒng)設(shè)計(jì)(存儲(chǔ)版)
【正文】 數(shù)據(jù)總線上；④nDStrb(nAStrb)變低（只要nWait為低）；⑤主機(jī)等待nWait變高，確認(rèn)數(shù)據(jù)發(fā)送成功；⑥EPP寫周期結(jié)束。內(nèi)部的三態(tài)緩沖器由OE 控制,當(dāng)OE 為高電平時(shí),三態(tài)緩沖器打開,將轉(zhuǎn)換結(jié)果送出。圖31 ADC0809封裝圖圖32 ADC0809內(nèi)部結(jié)構(gòu)圖 設(shè)計(jì)要求與原理本設(shè)計(jì)的主要目的是通過學(xué)習(xí)計(jì)算機(jī)并行接口的EPP通信協(xié)議掌握數(shù)據(jù)采集卡的設(shè)計(jì)原理與方法，因此必須對(duì)計(jì)算機(jī)接口通信進(jìn)行充分理解，以及掌握數(shù)據(jù)采集的方法與原理。由于在數(shù)據(jù)采集過程中計(jì)算機(jī)需要對(duì)采集的某些過程進(jìn)行控制，因此需要輸出控制信號(hào)到外設(shè)。將數(shù)據(jù)采集卡的模擬部分經(jīng)過放大輸出的信號(hào)通過A/D轉(zhuǎn)換器后，輸出8位數(shù)字信號(hào)并由鎖存器鎖存，由于A/D轉(zhuǎn)換器ADC0809有8路輸入，所以可以進(jìn)行8路采集。其選擇通道方式如表51所示。+VREF 和VREF 為參考電壓輸入線，用于給電阻網(wǎng)絡(luò)供給標(biāo)準(zhǔn)電壓。本設(shè)計(jì)中，將該時(shí)鐘頻率經(jīng)過74HC74四分頻后得到600 kHz左右的信號(hào)來(lái)給ADC0809使用[6]。圖54 時(shí)序邏輯控制電路時(shí)鐘的產(chǎn)生和控制電路主要由石英晶體振蕩電路和控制電路組成，石英晶體振蕩電路產(chǎn)生時(shí)鐘信號(hào)，本設(shè)計(jì)采用石英晶體、反相器、電阻和電容構(gòu)成。用74HC74做四分頻電路時(shí)，仿真以后得出結(jié)果是對(duì)的，但是實(shí)際電路用示波器測(cè)量卻不準(zhǔn)確。別的不多說(shuō)了，希望大家找份好的工作，分開以后常聯(lián)系！最后，再次感謝所有給予過我?guī)椭娜?！謝謝！時(shí)光如白駒過隙，隨著畢業(yè)設(shè)計(jì)與論文的結(jié)尾，短暫而又充實(shí)的四年大學(xué)生涯也將落下帷幕。 并口在數(shù)據(jù)采集中的應(yīng)用[J]。 增強(qiáng)并行口EPP協(xié)議及其應(yīng)用 [J]。 長(zhǎng)春郵電學(xué)院學(xué)報(bào)。 電測(cè)與儀表。s transmission through the Parallel port.Key words：Parallel Port Link EPP Protocol Memory Data/Address control17。 2122+10[9].向曉安,古天祥。5211[7].黃永平,宮克存。 2003年06期。 2004年05期。感謝范宜標(biāo)與溫發(fā)林老師在實(shí)驗(yàn)電路調(diào)試中給我的無(wú)私幫助。 圖 62 時(shí)鐘產(chǎn)生與控制電路的波形硬件調(diào)試的主要任務(wù)是排除硬件故障，其中包括設(shè)計(jì)錯(cuò)誤和工藝性錯(cuò)誤。電路說(shuō)明如下：圖52 A/D轉(zhuǎn)換圖ADC0809的內(nèi)部沒有時(shí)鐘電路，所需時(shí)鐘信號(hào)由外界提供，因此有時(shí)鐘信號(hào)引腳。電源線及其他：CLOCK 為時(shí)鐘輸入線，用于為ADC0809 提供逐次比較所需，一般為640kHz 時(shí)鐘脈沖。ALE 為地址鎖存允許輸入線，高電平有效。由于一般的A/D轉(zhuǎn)換器要求正極性電壓輸入，因此需要把雙極性信號(hào)轉(zhuǎn)換成單極性信號(hào)，此處采用一個(gè)加法電路來(lái)實(shí)現(xiàn)，就是用一個(gè)負(fù)信號(hào)電源加在圖51中的運(yùn)放U2的輸入端構(gòu)成。（3） 地址發(fā)生器為存儲(chǔ)器提供地址信號(hào)，當(dāng)數(shù)據(jù)存取滿后，地址發(fā)生器將產(chǎn)生一個(gè)觸發(fā)脈沖，該觸發(fā)脈沖一是關(guān)斷時(shí)鐘產(chǎn)生電路的時(shí)鐘輸出，二是通知計(jì)算機(jī)可以將存儲(chǔ)器中的數(shù)據(jù)通過總線緩沖器讀入到計(jì)算機(jī)中。有8 個(gè)模擬量的輸入端,可引入8 路待轉(zhuǎn)換的模擬量。EPP利用硬件自動(dòng)握手實(shí)現(xiàn)主機(jī)與外設(shè)之間的高速雙向數(shù)據(jù)傳輸，軟件只須對(duì)相應(yīng)端口寄存器進(jìn)行讀/寫操作。EPP 協(xié)議是一種與標(biāo)準(zhǔn)并行口兼容且能完成雙向數(shù)據(jù)傳輸?shù)膮f(xié)議。 USB接口介紹USB 即“Universal Serial Bus”，中文名稱為通用串行總線。串行口不同于并行口之處在于它的數(shù)據(jù)和控制信息是一位接一位地傳送出去的。⑶、Byte模式：8bit雙向傳輸，速率在50KB/s 到150KB/s之間在計(jì)算機(jī)廣泛應(yīng)用的今天，數(shù)據(jù)采集的重要性是十分顯著的。數(shù)據(jù)量測(cè)方法有接觸式和非接觸式，檢測(cè)元件多種多樣。數(shù)據(jù)采集技術(shù)已經(jīng)廣泛地應(yīng)用在各個(gè)領(lǐng)域，比如攝像頭，麥克風(fēng)，都是數(shù)據(jù)采集工具。EPP(Enhanced Parallel Port)增強(qiáng)型并行口傳輸速率與傳輸距離適中，實(shí)現(xiàn)時(shí)不需要外加軟件、硬件驅(qū)動(dòng)電路，所以實(shí)現(xiàn)簡(jiǎn)單、成本較低。如軟件加密狗、活動(dòng)硬盤以及通用芯片編程器等。通常，必須在數(shù)據(jù)采集設(shè)備采集之前調(diào)制傳感器信號(hào)，包括對(duì)其進(jìn)行增益或衰減和隔離,放大,，還需要提供激勵(lì)信號(hào)。準(zhǔn)確的數(shù)據(jù)量測(cè)是數(shù)據(jù)采集的基礎(chǔ)。 數(shù)據(jù)采集卡，即實(shí)現(xiàn)數(shù)據(jù)采集(DAQ)功能的計(jì)算機(jī)擴(kuò)展卡，可以通過USB、串口、并口、PXI、PCI、PCI Express、火線(1394)、PCMCIA、ISA、Compact Flash等總線接入個(gè)人計(jì)算機(jī)。串口叫做串行接口，現(xiàn)在的PC 機(jī)一般有兩個(gè)串行口COM 1 和COM 2 。為擴(kuò)展應(yīng)用范圍，EIA又于1983年在RS422基礎(chǔ)上制定了RS485標(biāo)準(zhǔn)，增加了多點(diǎn)、雙向通信能力，即允許多個(gè)發(fā)送器連接到同一條總線上，同時(shí)增加了發(fā)送器的驅(qū)動(dòng)能力和沖突保護(hù)特性，擴(kuò)展了總線共模范圍，后命名為TIA/EIA485A標(biāo)準(zhǔn)[2]。EPP 協(xié)議為并行口外圍設(shè)備帶來(lái)了許多便利,它極大地改善了PC 機(jī)并行口的數(shù)據(jù)傳輸率,使用EPP 協(xié)議,系統(tǒng)可以獲得500K～2MB/ S 的傳輸速率,這種情況下,并行口外設(shè)近似于在ISA 即插即用卡相同的性能水平下工作,從一個(gè)與并行口相連的設(shè)備獲得這種等級(jí)的數(shù)據(jù)傳輸能力是EPP 協(xié)議的主要特征之一?；刂烽_始的三個(gè)低位寄存器主要是為了保證和SPP兼容。EPP寄存器定義地單通道轉(zhuǎn)換時(shí)間116us；分辨率為8 位,帶有三態(tài)輸出鎖存器,轉(zhuǎn)換結(jié)束時(shí),可由CPU 打開三態(tài)門,讀出8 位的轉(zhuǎn)換結(jié)果。由于計(jì)算機(jī)在并口工作方式下數(shù)據(jù)傳送速率不是太快，因此大多在數(shù)據(jù)采集卡上設(shè)計(jì)RAM，將數(shù)據(jù)暫時(shí)存放在采集卡上，待一次采集結(jié)束后將數(shù)據(jù)從采集卡的存儲(chǔ)器讀入到計(jì)算機(jī)。比例放大電路主要對(duì)輸入信號(hào)進(jìn)行適當(dāng)放大，由圖51中運(yùn)算放大器U1成。 地址輸入和控制線 ：地址輸入和控制線共4 條，其中ADDA、ADDB 和ADDC 為地址輸入線，用于選擇IN0IN7 上哪一路模擬電壓送給比較器進(jìn)行A/D 轉(zhuǎn)換。ENABLE 為“輸出允許”線，高電平時(shí)能使D0D7 引腳上輸出轉(zhuǎn)換后的數(shù)字量。地址發(fā)生器時(shí)鐘輸入由兩個(gè)部分組成，一個(gè)是時(shí)鐘電路產(chǎn)生的時(shí)鐘信號(hào)，主要是在信號(hào)存取到存儲(chǔ)器時(shí)為
高考資料相關(guān)推薦
鄂ICP備17016276號(hào)-1