基于epp模式的數(shù)據(jù)采集卡系統(tǒng)設(shè)計(jì)-文庫(kù)吧在線文庫(kù)
【正文】 地址發(fā)生器提供時(shí)鐘信號(hào)；另外一個(gè)是由時(shí)序邏輯電路產(chǎn)生的邏輯控制信號(hào)，用于將存儲(chǔ)器中的數(shù)據(jù)讀出是為發(fā)生器提供控制信號(hào)。圖53 地址發(fā)生器電路時(shí)序邏輯控制電路如圖54所示，是并口數(shù)據(jù)采集設(shè)計(jì)的核心部分，該模塊通過與并口的三根信號(hào)線連接（Ndtastb、Naddstb、Nwrite）產(chǎn)生控制信號(hào)對(duì)整個(gè)采集系統(tǒng)進(jìn)行控制。Addrread信號(hào)在外設(shè)讀地址時(shí)產(chǎn)生，當(dāng)執(zhí)行地址讀命令時(shí)，產(chǎn)生低電平信號(hào)，使三態(tài)門打開，EOC信號(hào)（地址發(fā)生器計(jì)數(shù)滿后產(chǎn)生的電平信號(hào)）輸入到并口的地址總線的AD0位，計(jì)算機(jī)查詢到AD0位為高電平時(shí)說明此時(shí)采集卡的存儲(chǔ)器已經(jīng)存滿，計(jì)算機(jī)可以從存儲(chǔ)器讀入數(shù)據(jù)。ADCCLOCK輸入到A/D轉(zhuǎn)換器時(shí)鐘端，可以通過EOC信號(hào)控制其是否輸出。滿足ADC0809的典型時(shí)鐘頻率要求。我深深感覺到傅老師嚴(yán)謹(jǐn)踏實(shí)的治學(xué)態(tài)度和深厚的專業(yè)知識(shí)與經(jīng)驗(yàn)。 機(jī)械與電子。 內(nèi)蒙古大學(xué)學(xué)報(bào)(自然科學(xué)版)。2006年5月。 2002年06期。s condition, if the memory already saved fully, carries on the memory and puter39。 2001年03期。 2000年01期。計(jì)算機(jī)應(yīng)用。 計(jì)算機(jī)測(cè)量與控制。四年來，給我?guī)椭娜颂嗵啵乙兄x的人數(shù)不勝數(shù)，這幾百字的致謝辭，不足以表達(dá)此時(shí)的心情。實(shí)際焊調(diào)試板的時(shí)候發(fā)生問題用萬(wàn)用表檢查各個(gè)芯片管腳的電壓是否達(dá)到正常的工作電壓,然后判斷是否有存在短路現(xiàn)象等，經(jīng)一步步修改后把硬件調(diào)試好。由于A/D轉(zhuǎn)換器的模數(shù)轉(zhuǎn)換需要時(shí)間，從而存儲(chǔ)器的存取也需要時(shí)間，因此地址發(fā)生器時(shí)鐘Addrclock應(yīng)該慢于A/D轉(zhuǎn)換時(shí)鐘ADCCLOCK，具體數(shù)值由A/D轉(zhuǎn)換器的轉(zhuǎn)換時(shí)間而定。時(shí)鐘控制電路主要是由邏輯電路產(chǎn)生，其電路如圖55所示。Ndataread在并口從外設(shè)讀數(shù)據(jù)時(shí)產(chǎn)生，當(dāng)執(zhí)行讀數(shù)據(jù)命令時(shí)，該信號(hào)為低電平，使74HC245有效，從存儲(chǔ)器讀出的數(shù)據(jù)D0－D7可以輸入到并口的數(shù)據(jù)總線上，同時(shí)該信號(hào)輸入到地址發(fā)生器的時(shí)鐘輸入端，為讀數(shù)據(jù)是地址發(fā)生器提供時(shí)鐘。當(dāng)?shù)刂钒l(fā)生器數(shù)到FFFFH時(shí)，將產(chǎn)生一個(gè)觸發(fā)脈沖，輸入到D觸發(fā)器的時(shí)鐘輸入端，由于D觸發(fā)器的D端接VCC（高電平），因此將使D觸發(fā)器發(fā)生翻轉(zhuǎn)，產(chǎn)生高電平信號(hào)EOC，該信號(hào)通過三態(tài)門輸入到并口的AD0，計(jì)算機(jī)在查詢到AD0位為高時(shí)，知道此時(shí)存儲(chǔ)器已經(jīng)存滿，可以將存儲(chǔ)器數(shù)據(jù)讀入到計(jì)算機(jī)中，同時(shí)該信號(hào)將關(guān)斷時(shí)鐘產(chǎn)生電路的時(shí)鐘輸出[8]。ADC0809對(duì)輸入模擬量要求：信號(hào)單極性，電壓范圍是0－5V，若信號(hào)太小，必須進(jìn)行放大；輸入的模擬量在轉(zhuǎn)換過程中應(yīng)該保持不變，如若模擬量變化太快，則需在輸入前增加采樣保持電路。+VREF 常和VDD 相連，VDD設(shè)置為5V,VREF 常接地。表51[5] 通道選擇表數(shù)字量輸出及控制線：START 為“啟動(dòng)脈沖”輸入線，上升沿清零，下降沿啟動(dòng)ADC0809 工作。ADDA，ADDB，ADDC三個(gè)管腳用來選擇輸入的信道。計(jì)算機(jī)也需要知道外設(shè)的狀態(tài)，因此需要將外設(shè)的某些狀態(tài)信號(hào)輸入到計(jì)算機(jī)。本設(shè)計(jì)的參數(shù)與要實(shí)現(xiàn)的功能如下：8路模擬信號(hào)輸入；輸入177。當(dāng)OE 為低電平時(shí),三態(tài)緩沖器處于阻斷狀態(tài),內(nèi)部數(shù)據(jù)對(duì)外部的數(shù)據(jù)總線沒有影響。（2）EPP讀操作時(shí)序如圖22[3]所示。這種“速率匹配”對(duì)主機(jī)和外圍設(shè)備都是透明的。目前已經(jīng)在各類外部設(shè)備中廣泛的被采用。RS23RS422與RS485都是串行數(shù)據(jù)接口標(biāo)準(zhǔn)，最初都是由電子工業(yè)協(xié)會(huì)（EIA）制訂并發(fā)布的，RS232被定義為一種在低速率串行通訊中增加通訊距離的單端標(biāo)準(zhǔn)。所謂“并行”，是指8 位數(shù)據(jù)同時(shí)通過并行線進(jìn)行傳送，這樣數(shù)據(jù)傳送速度大大提高，但并行傳送的線路長(zhǎng)度受到限制，因?yàn)殚L(zhǎng)度增加，干擾就會(huì)增加，數(shù)據(jù)也就容易出錯(cuò)。實(shí)際采集時(shí)，噪聲也可能帶來一些不小的麻煩，所以在設(shè)計(jì)中應(yīng)該考慮到噪聲帶來的干擾以及消除干擾的方法。在計(jì)算機(jī)輔助制圖、測(cè)圖、設(shè)計(jì)中，對(duì)圖形或圖像數(shù)字化過程也可稱為數(shù)據(jù)采集，此時(shí)被采集的是幾何量（或包括物理量，如灰度）數(shù)據(jù)。把采集到的模擬信號(hào)通過一個(gè)放大電路把信號(hào)運(yùn)算放大，再通過A/D轉(zhuǎn)換把模擬信號(hào)轉(zhuǎn)換成8位數(shù)字信號(hào)并鎖存后輸入到RAM存儲(chǔ)器中存儲(chǔ)，通過地址發(fā)生電路與存儲(chǔ)器控制電路控制存儲(chǔ)器的狀態(tài)，如果存儲(chǔ)器的內(nèi)存已經(jīng)存儲(chǔ)滿，則通過并口進(jìn)行存儲(chǔ)器與計(jì)算機(jī)的傳輸，把存儲(chǔ)器的內(nèi)容通過總線緩沖器讀入計(jì)算機(jī)中?；贓PP模式的數(shù)據(jù)采集卡設(shè)計(jì)基于EPP模式的數(shù)據(jù)采集卡設(shè)計(jì)【摘要】隨著計(jì)算機(jī)和電子技術(shù)的飛速發(fā)展與普及，尤其是把計(jì)算機(jī)應(yīng)用到測(cè)量領(lǐng)域后，儀器系統(tǒng)和計(jì)算機(jī)的通信接口出現(xiàn)了許多形式，如通用串口、并行口、內(nèi)總線等。關(guān)鍵詞：并口連接 A/D轉(zhuǎn)換 存儲(chǔ)器 數(shù)據(jù)/地址控制目錄摘要……………………………………………………………………………………………………………1引言……………………………………………………………………………………………………………3計(jì)算機(jī)接口簡(jiǎn)介………………………………………………………………………………………3 ……………………………………………………………………………………………3 串口介紹……………………………………………………………………………………………3 USB接口介紹………………………………………………………………………………………4EPP協(xié)議及其信號(hào)定義………………………………………………………………………………4 EPP協(xié)議與其端口定義……………………………………………………………………………4 EPP操作時(shí)序原理…………………………………………………………………………………5 EPP端口寄存器……………………………………………………………………………………5 ADC0809芯片性能特點(diǎn)介紹……………………………………………………………………………6設(shè)計(jì)要求與原理…………………………………………………………………………………………7 、設(shè)計(jì)要求……………………………………………………………………………………………7 、設(shè)計(jì)原理……………………………………………………………………………………………8采集卡的各個(gè)模塊設(shè)計(jì)……
高考資料相關(guān)推薦
鄂ICP備17016276號(hào)-1