邏輯門電路基礎(chǔ)ppt課件(參考版)
2025-01-18 13:49本頁面
【正文】 6 。與 TTL門電路相比，它的優(yōu)點是功耗低，扇出數(shù)大，噪聲容限大，開關(guān)速度與 TTL接近，已成為數(shù)字集成電路的發(fā)展方向。 。 、輸出級采用推拉式結(jié)構(gòu)，這不僅提高了門電路的開關(guān)速度，也使電路有較強的驅(qū)動負載的能力。 多余輸入端的處理 （ 1）對于與非門及與門，多余輸入端應(yīng)接 高電平 ，比如直接接電源正端，或通過一個上拉電阻（ 1～ 3kW）接電源正端；在前級驅(qū)動能力允許時，也可以與有用的輸入端并聯(lián)使用。由于每種器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連接時，驅(qū)動器件和負載器件 要滿足 以下兩個條件： 灌電流 （屬于 門電路的扇出數(shù) 問題）； 第六節(jié) 各種工藝的邏輯門之間的接口問題 6 ① VOH（ min） ≥VIH（ min） ② VOL（ max） ≤VIL（ max） ③ IOH（ max） ≥IIH（總） ④ IOL（ max） ≥IIL（總） 驅(qū)動電路必須能為負載電路提供足夠的驅(qū)動電流 驅(qū)動電路必須能為負載電路提供合乎相應(yīng)標準的高、低電平 驅(qū)動門 負載門 一、 TTL與 CMOS器件之間的接口問題 6 （ 2） 對于負載電流較大 ， 可將多個門并聯(lián)作為驅(qū)動器 ， 也可在門電路輸出端接三極管 ， 以提高負載能力 。 6 雙向模擬開關(guān) （二） CMOS與非門 VTN = 2 V VTP = ? 2 V 6 （三） CMOS或非門 VTN = 2 V VTP = ? 2 V 6 （四） CMOS異或門 BA?XBAL ???BABA ????BABA ????BA ??6 輸入電壓范圍 ， 包括高 、 低電壓值 （ 屬于 電壓兼容性 的問題 ） 。 C=0的電平值為 5V， C=1的電平值為 +5V，開啟電壓 VVTN = 3V，VVTP=3V。 6 十、 TTL三態(tài)輸出門電路 * （一） TTL三態(tài)輸出的與非門電路的工作原理 三態(tài)門的真值表 三態(tài)門的邏輯符號 6 （二） TTL三態(tài)輸出門電路的應(yīng)用 六個子部件兩兩之間建立連接 六個子部件通過總線建立連接 單向總線 三態(tài)門實現(xiàn)數(shù)據(jù)雙向傳輸 6 十一、其它生產(chǎn)工藝類型的 TTL門電路 6 第五節(jié) CMOS門電路 一 、 CMOS反相器 plementary 工作管 負載管 CMOS邏輯門電路是由 N 溝道 MOSFET和 P溝道 MOSFET互補而成。 R p(min) = OC門上拉電阻 RP的取值應(yīng)在 RP（ min） 和 RP（ max） 之間 6 特別提醒： 在上面計算上拉電阻最小值和最大值 時，應(yīng)使 驅(qū)動門 的輸出高、低電平滿足其 要求，而不是以 輸入門 的輸入高、低電平 滿足其要求。 應(yīng)當確保在最不利的情況下，即只有一個 OC與非門的輸出級三極管 T3處于飽和狀態(tài)。 PD為門電路的功耗 一個邏輯門電路的 DP值越小，它的特性越接近理想情況。 2. 延時 ?功耗積 是速度功耗綜合性的指標。 靜態(tài)功耗 動態(tài)功耗 6 對于 TTL門電路來說，靜態(tài)功耗是主要的。 2P H LP L Hpdttt ??6 七、功率損耗（功耗） PD和功耗 延時積 DP 1. 功率損耗 靜態(tài)功耗：指的是當電路沒有狀態(tài)轉(zhuǎn)換時的功耗，即門電路空載時電源總電流 ID與電源電壓 VDD的乘積，靜態(tài)功耗比較低，因此 CMOS電路廣泛用于要求功耗較低或電池供電的設(shè)備，如筆記本、手機等。 非門的傳輸延遲時間 tpd是 tPHL和 tPLH的平均值 。 導(dǎo)通延遲時間 tPLH —— 輸出信號 vo由低電平轉(zhuǎn)為高電平的時間。 IH( m ax )OHOH IIN ?6 （三）扇出系數(shù) 一般 NOL≠NOH，常取兩者中的較小
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1