【正文】 5 4 CPU與存儲器的連接 03:51 82 2732 2 D7~D0 D7~D0 D7~D0 2732 1 6264 3 D7~D0 D15~D8 D7~D0 D7~D0 D15~D8 D15~D8 A12~A1 A13~A1 A12~A1 A12~A0 A11~A0 A11~A0 CE2 WE OE OE OE CE CE CE1 BHE CE2 A0 WR RD CE CE A0 BHE A0 BHE A13 A14 A15 A16 A17 A18 M/IO A C B G1 G2A G2B Y0 Y1 74LS138 DB 03:51 83 D7~D0 2732 1 D7~D0 D15~D8 A12~A1 A11~A0 OE CE RD CE A0 BHE A13 A14 A15 A16 A17 A18 M/IO A C B G1 G2A G2B Y0 Y1 74LS138 DB A11~A0 D7~D0 A12~A1 OE 03:51 84 2732 2 D7~D0 D7~D0 D15~D8 A12~A1 A11~A0 OE CE RD CE A0 BHE A13 A14 A15 A16 A17 A18 M/IO A C B G1 G2A G2B Y0 Y1 74LS138 DB 03:51 85 D7~D0 6264 3 D7~D0 D15~D8 A13~A1 A12~A0 CE2 WE OE CE1 BHE CE2 A0 WR RD A14 A15 A16 A17 A18 M/IO A C B G1 G2A G2B Y0 Y1 74LS138 03:51 86 課堂小結(jié) 重點： 存儲器的分類 、 特點 存儲器與 CPU的連接 P231： 7 、 13 作業(yè)： 難點： 存儲器與 CPU的連接 03:51 87 2732 2 D7~D0 D7~D0 D7~D0 2732 1 6264 3 D7~D0 D15~D8 D7~D0 D7~D0 D15~D8 D15~D8 A12~A1 A13~A1 A12~A1 A12~A0 A11~A0 A11~A0 CE2 WE OE OE OE CE CE CE1 BHE CE2 A0 WR RD CE CE A0 BHE A0 BHE A13 A14 A15 A16 A17 A18 M/IO A C B G1 G2A G2B Y0 Y1 74LS138 DB 03:51 88 。 74LS138譯碼器的輸入端 C， B， A分別連地址線 A16~ A14， 控制端 GG2A和 G2B分別連 M/IO和 A1 A18計算得到存儲器的地址范圍為： 1芯片： 00000～ 01FFFH， 80000H～ 81FFFH 2芯片： 02022～ 03FFFH， 82022H～ 83FFFH 3芯片： 04000～ 07FFFH， 84000H～ 87FFFH 二 、 存儲器的數(shù)據(jù)線及控制線的連接 167。 RAM芯片由 RD(連 OE端 )和WR(連 WE端 )來完成數(shù)據(jù)讀 /寫 ， A0、 BHE用來區(qū)分數(shù)據(jù)線的低 8位及高 8位 。 167。 RAM芯片： 8K字 ， 2片 6264， 片內(nèi)用 13根地址線 A1～ A13尋址 。 5 4 CPU與存儲器的連接 03:51 79 【 例 】 要求用 4K 8的 EPROM芯片 2732， 8K 8的 RAM芯片 6264， 譯碼器74LS138構(gòu)成 8K字 ROM和 8K字 RAM的存儲器系統(tǒng) ， 系統(tǒng)配置為最小模式 。 二 、 存儲器的數(shù)據(jù)線及控制線的連接 2. 存儲器的控制線 167。 5 4 CPU與存儲器的連接 03:51 77 8086CPU與存儲器芯片連接的 控制信號主要有 地址鎖存信號 ALE， 讀選通信號 RD， 寫選通信號 WR， 存儲器或 I/O選擇信號 M／ IO， 數(shù)據(jù)允許輸出信號 DEN， 數(shù)據(jù)收發(fā)控制信號 DT/R， 準備好信號 READY。 5 4 CPU與存儲器的連接 03:51 76 ? 若 A0＝ 0選中 偶地址存儲體 ， 它的數(shù)據(jù)線連到數(shù)據(jù)總線 低 8位 D7～ D0； ? 若 BHE＝ 0選中 奇地址存儲體 ， 它的數(shù)據(jù)線連到數(shù)據(jù)總線 高 8位 D15～ D8。 ? 若讀寫一個字 ， A0和 BHE均為 0， 兩個存儲體全選中 。 5 4 CPU與存儲器的連接 03:51 75 與 8086CPU相連的存儲器 ， 從硬件角度看是用 2個 512K字節(jié)的存儲體來組成的 ， 它們分別稱為低位 (偶地址 )存儲體和高位 (奇地址 )存儲體 ， 用 A0和BHE信號分別來選擇兩個存儲體 ， 用 A19～ A1來選擇存儲體體內(nèi)的地址 。 ? 使用不同信號作片選控制信號時 ， 它們的地址分配也將不同 ， 此方式經(jīng)常應(yīng)用在設(shè)計較小的微型計算機系統(tǒng)中 。 5 4 CPU與存儲器的連接 【 部分譯碼選擇方式 】 03:51 74 特點： ? 部分譯碼方式的可尋址空間 比線性選擇范圍大 ， 比全譯碼選擇方式的地址空間要小 。 C B A A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 X X 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Y0有效 1 1 1 1 1 1 1 1 1 1 1 X X 0 0 1 0 0 0 0 0 0 0 0 0 0 0 Y1有效 1 1 1 1 1 1 1 1 1 1 1 X X 0 1 0 0 0 0 0 0 0 0 0 0 0 0 Y2有效 1 1 1 1 1 1 1 1 1 1 1 X X 0 1 1 0 0 0 0 0 0 0 0 0 0 0 Y3有效 1 1 1 1 1 1 1 1 1 1 1 X X 1 0 0 0 0 0 0 0 0 0 0 0 0 0 Y4有效 1 1 1 1 1 1 1 1 1 1 1 X X 1 0 1 0 0 0 0 0 0 0 0 0 0 0 Y5有效 1 1 1 1 1 1 1 1 1 1 1 X X 1 1 0 0 0 0 0 0 0 0 0 0 0 0 Y6有效 1 1 1 1 1 1 1 1 1 1 1 X X 1 1 1 0 0 0 0 0 0 0 0 0 0 0 Y7有效 1 1 1 1 1 1 1 1 1 1 1 03:51 73 利用輸出端 Y0~Y3作為片選信號 ， 其地址分配為 ： 第一片： 0000~07FFH， 4000~47FFH， 8000~87FFH， C000~C7FFH 第二片： 0800~0FFFH， 4800~4FFFH， 8800~8FFFH， C800~0CFFFH 第三片： 1000~17FFH， 5000~57FFH， 9000~97FFH， D000~D7FFH 第四片： 1800~1FFFH， 5800~5FFFH， 9800~9FFFH， D800~CFFFH 若利用輸出端 Y4~Y7作為片選信號 ， 4片 RAM芯片的地址分配又不同 ， 分別為： 第一片： 2022~27FFH， 6000~67FFH， A000~A7FFH， E000~E7FFH 第二片： 2800~2FFFH， 6800~6FFFH， A800~AFFFH， E800~EFFFH 第三片： 3000~37FFH， 7000~77FFH， A000~A7FFH， F000~F7FFH 第四片： 3800~3FFFH， 7800~7FFFH， A800~AFFFH， F800~FFFFH 每片存儲器的地址重疊區(qū)有 2 4＝ 8個 。 74LS138 167。 G1 G2A G2B C B A 輸出 1 0 0 0 0 0 Y0=0 其余為 1 1 0 0 0 0 1 Y1=0 其余為 1 1 0 0 0 1 0 Y2=0 其余為 1 1 0 0 0 1 1 Y3=0 其余為 1 1 0 0 1 0 0 Y4=0 其余為 1 1 0 0 1 0 1 Y5=0 其余為 1 1 0 0 1 1 0 Y6=0 其余為 1 1 0 0 1 1 1 Y7=0 其余為 1 74LS138 167。 5 4 CPU與存儲器的連接 【 全譯碼選擇方式 】 03:51 69 第 0組： 第 1組： 第 2組： 第 3組： A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 地址 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000H … … … … … … … … … … … … … … … … 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 03FFH 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0400H … … … … … … … … … … … … … … … … 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 07FFH 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0800H … … … … … … … … … … … … … … … … 0 0 0 0 1