第二章：‘c5000dsp硬件結構(參考版)
2024-10-02 14:00本頁面
【正文】 本章小結 本章介紹了 DSP硬件結構的發(fā)展，重點介紹了 TMS320C54x的硬件結構，了解 DSP硬件結構是設計 DSPS的第一步。 BOOTLOADER一般支持多種程序傳遞方式，如并行EPROM， 串行 EPROM， 串口， HPI等等。 ? IEEE 描邏輯。 ? 串口：（同步、緩沖和時分多路（ TDM）， McBSP）。 ? 主機接口（ HPI）： 8/16 bit ? 硬件定時器。 ? 軟件可編程等待 狀態(tài)發(fā)生器。RAM又分兩種：雙訪問 RAM（ DARAM）和單訪問 RAM（ SARAM）。 ? ST0 ? ST1 ? PMST 存儲器分配： ? ‘ C54x存儲器由三個獨立的可選擇空間組成：程序，數(shù)據(jù)和 I/O空間。 指數(shù)編碼器 CPU狀態(tài)和控制寄存器 ? ‘ C54x有三個狀態(tài)和控制寄存器，它們分別為：狀態(tài)寄存器 ST0， 狀態(tài)寄存器 ST1和處理器方式狀態(tài)寄存器 PMST。指數(shù)值定義為前面的冗余位數(shù)減 8的差值，即累加器中為消除非有效符號位所需移動的位數(shù)。 比較，選擇和存儲單元（ CSSU） 指數(shù)編碼器用于支持單周期指令EXP的專用硬件。這個功能可用來確定歐幾里德距離，以及完成復雜的 DSP算法所需要的 LMS濾波 比較 、 選 擇 和 存 儲 單 元（ CSSU）
教學課件相關推薦
鄂ICP備17016276號-1