【正文】 129 R1 0 H zV c c被測脈沖11。輸入的被測信號必須是單脈沖，否則顯示的是多個脈沖的高電平累計時間。 ? 在圖 1146中，兩個 74LS160組成兩位十進制計數(shù)器，輸入的時鐘信號為 10Hz的時間標準信號。amp。檢查所有的器件和連接無誤，即得到低電平有效的基本RS觸發(fā)器。將設計所使用的邏輯單元電路按邏輯電路圖連接，若檢查元器件、連接、調試均無問題，上電后電路即可正常工作。設計結果電路可以自啟動。 ? 電路存在 3個無效狀態(tài)，根據(jù)設計結果的驅動方程和 D觸發(fā)器的特性方程，計算出無效狀態(tài)的次態(tài)和輸出，見表 1121。見圖 1144。F 1Damp。 ? 根據(jù)狀態(tài)轉換表，可以寫出輸出方程、狀態(tài)方程： 2QZ ?021n001011n1011n2Q???????對照 D觸發(fā)器的狀態(tài)方程，可以寫出電路的驅動方程： 0200101011012DDD??????123 （ 5）畫邏輯圖。得到表 1120所示狀態(tài)轉換表。這里選用三位自然二進制加法計數(shù)編碼。 ? （ 3）狀態(tài)賦值。 S 0 S 1 S 2S 3S 4/0 /0/0/1/0圖 1143 例 1116的原始狀態(tài)圖 120 ? （ 2）狀態(tài)化簡。 119 ? 根據(jù)設計要求，電路需要 5個狀態(tài)，記為 S0、 S SS S4，一個進位輸出，記為 Z。 1 CPZ圖 1142 例 1115的邏輯電路圖 [例 1116] 使用 D觸發(fā)器設計一個同步 5進制計數(shù)器。設計結果電路可以自啟動。 ? 電路存在一個無效狀態(tài)，根據(jù)設計結果的驅動方程和JK觸發(fā)器的特性方程，計算出無效狀態(tài) “ 111”的次態(tài)為有效狀態(tài) “ 000”。 ? 按照求得的驅動方程、輸出方程，畫出邏輯電路圖。例如第一行中，要求 Q2由 0到 0，那么應該有 J2K2=0X，要求 Q0由 0到 1，則應該有 J0K0=X1。得到表 1119。 ? 根據(jù)狀態(tài)轉換表，可以寫出輸出方程： ? 在狀態(tài)轉換表中添上觸發(fā)器的驅動信號，得到驅動信號的真值表。 ? 狀態(tài)轉換表中必須列出電路的所有狀態(tài)，設計中未用到的狀態(tài)（如本例中的 111狀態(tài)），在狀態(tài)轉換表中作無關項處理。分別用 000、 00 0 01 100、 10 110表示 S0、 S S S S S S6。 ? 電路需要 7個狀態(tài)，可以用三位二進制數(shù)表示。 ? 圖 1141中沒有多余的狀態(tài)，無須化簡，已經(jīng)是最小狀態(tài)圖。按題目要求可以得到圖 1141的原始狀態(tài)圖。 112 ? [解 ] 設計步驟： ? （ 1）建立原始狀態(tài)圖。 ? 驅動表描述了觸發(fā)器從已知現(xiàn)態(tài)轉換到某個次態(tài)時，對輸入信號的要求。 109 表 1114 RS觸發(fā)器的驅動表 Q?Q n+1 R S 0 0 X 0 0 1 0 1 1 0 1 0 1 1 0 X 表 1115 D觸發(fā)器的驅動表 Q?Q n+1 D 0 0 0 0 1 1 1 0 0 1 1 1 110 表 1116 JK觸發(fā)器的驅動表 Q?Q n+1 J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0 表 1117 T觸發(fā)器的驅動表 Q?Q n+1 T 0 0 0 0 1 1 1 0 1 1 1 0 111 ? 若要 JK觸發(fā)器由 “ 0”狀態(tài)變成 “ 1”狀態(tài)，表 1116JK觸發(fā)器的驅動表的第三行表明，令 JK=1X即可。驅動表回答了這樣的問題：如果知道觸發(fā)器的現(xiàn)態(tài)，需要觸發(fā)器進入指定次態(tài)，這時要求怎樣的輸入信號才能達到目的。 ? 上述步驟中，求觸發(fā)器的驅動方程要用到觸發(fā)器的驅動表：這是觸發(fā)器功能的又一種描述方式。 107 以上設計步驟可以用圖 1140的流程圖概括。此時必須修改設計，直到消除所有的無效循環(huán)，可以自啟動。正常情況下，從無效狀態(tài)出發(fā)，輸入有限個時鐘脈沖，電路可以進入有效狀態(tài)，這時我們說電路可以自啟動。 ? 在進行時序電路設計時，通常設計要求的狀態(tài)數(shù)目比電路實際提供的狀態(tài)數(shù)目要少。 ? 先畫出設計中使用的觸發(fā)器，按驅動方程可以得到觸發(fā)器的每個輸入信號的連接方式，根據(jù)輸出方程可以得到整個電路的輸出信號。由此可以求出電路的驅動方程、輸出方程。 （ 4）選定觸發(fā)器，求出電路的驅動方程、輸出方程。使用觸發(fā)器的數(shù)目 n按下式確定 2n1＜ N≤2n 其中， N為電路要求的狀態(tài)數(shù)目。用電路實現(xiàn)時必須用二進制數(shù)字來表示這些狀態(tài)，這個過程叫狀態(tài)賦值或狀態(tài)編碼。 ? （ 3）狀態(tài)賦值，得到二進制狀態(tài)表。 ? （ 2）狀態(tài)化簡，得到最小狀態(tài)表。 ? 首先必須將對時序電路的文字描述變成電路的輸入、輸出和狀態(tài)轉換關系的說明，得到對應的原始狀態(tài)圖或原始狀態(tài)表。 104 ? 同步時序邏輯電路的設計方法 ? 同步時序電路的設計步驟。使用 MSI、 LSI（中、大規(guī)模集成電路）進行設計，使用的基本單元是可以完成特定功能的通用功能模塊。 ? 設計的條件不同，結果最簡的標準也不一樣。 R D CPD I R D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 D ILS 1S 0Q 0 Q 1 Q 2 Q 3 Q 4 Q 5 Q 6 Q 7D IR D 0 D 1 D 2 D 3 D ILS 1S 0Q 0 Q 1 Q 2 Q 3CPR D74L S19 4D IR D 0 D 1 D 2 D 3 D ILS 1S 0Q 0 Q 1 Q 2 Q 3CPR D74L S19 4圖 1139 [例 1114]74LS194構成 8位雙向移位寄存器 103 時序邏輯電路設計 ? 時序邏輯電路設計要求 ? 時序邏輯電路的設計，就是根據(jù)用文字描述方式給出的具體邏輯功能要求，設計出能夠實現(xiàn)其邏輯功能、滿足其具體要求的時序邏輯電路。 ? [例 1114] 4位雙向移位寄存器可以擴展，兩片 74LS194方便地構成 8位雙向移位寄存器。環(huán)形計數(shù)器電路結構簡單，若有效狀態(tài)僅包 含一個 “ 1”（或 “ 0”），可以直接用觸發(fā)器輸出的 1狀態(tài)（或 “ 0”）表示計數(shù)器的狀態(tài)， 102 ? 用于循序控制時，不需要譯碼電路。 只有 Q2Q1Q0=000時，才能輸入 D0=1，否則就輸入 D0=0。 101 F 0D F 1D F 2D F 3D D 0 D 1 D 2 D 3 Q 3Q 2Q 1Q 0CP≥1圖 1138 能自啟動的環(huán)形計數(shù)器 圖 1136的電路簡單修改即可實現(xiàn)自啟動。電路一旦 進入無效循環(huán)，無法自動回到有效循環(huán)，該電路不能實 現(xiàn)自啟動。 ? 根據(jù)移位寄存器的功能特點，設定初態(tài)即可寫出次態(tài)，因而可以直接寫出電路的狀態(tài)轉換圖。 F 0D D 0 D 1 D 2 D 3 Q 3Q 2Q 1Q 0CPF 1D F 2D F 3D 圖 1136 環(huán)形計數(shù)器 99 ? 例如，電路的初始狀態(tài)為Q0Q1Q2Q3=1000，則連續(xù)的時鐘脈沖使電路狀態(tài)按1000?0100?0010?0001?1000循環(huán)。 D SI1CP10CPD SI 1011Q 0Q 1Q 2Q 31110D IR D 0 D 1 D 2 D 3 D ILS 0Q 0 Q 1 Q 2 Q 3S 1 CPR d74L S19 4圖 1135 串行數(shù)據(jù)轉換成并行數(shù)據(jù) 98 ? [例 1113] 移位寄存器構成環(huán)形計數(shù)器。 97 ? 圖中， =“1”， S1S0=“01”，移位寄存器作右移操作，串行數(shù)據(jù)由 DIR端輸入。 ? [例 1112] 數(shù)字系統(tǒng)中的串行接口中，輸入時要求將串行數(shù)據(jù)轉換成并行數(shù)據(jù)，輸出時要求將并行數(shù)據(jù)轉換成串行數(shù)據(jù)。為 1時， S1S0的不同組合確定 74LS194實現(xiàn)數(shù)據(jù)的 “ 保持 ” 、 “ 數(shù)據(jù)左移 ” 、 “ 數(shù)據(jù)右移 ” 、 “ 并行數(shù)據(jù)輸入 ”等操作。為 0，寄存器內容被無條件清 0。 ? CP為時鐘信號輸入端，上升沿有效。 D IR D 0 D 1 D 2 D 3 D ILS 0Q 0 Q 1 Q 2 Q 3S 1 CPR d74L S19 4圖 1134 74LS194的邏輯符號 95 表 1113 74LS194的功能表 DR3210 3210 210 QD IRILDQ 3213210 DDDDS1S0 CP 功能 0 XX X 0 0 0 0 清 0 1 0 0 ↑ 保持 1 0 1 ↑ 右移 1 1 0 ↑ 左移 1 1 1 ↑ 并入 96 ? 圖中， DIL為左移串行數(shù)據(jù)輸入端，D0D1D2D3為并行數(shù)據(jù)輸入端， DIR為右移串行數(shù)據(jù)輸入端。 94 ? 74LS194為 4位雙向移位寄存器，除了代碼存儲功能之外，還可以進行移位操作。只有為 “ 1”才能實現(xiàn) “ 數(shù)據(jù)保持 ” 、 “ 輸入信號鎖存 ”的功能。 ? 74LS175是由維持阻塞觸發(fā)器組成的 4位寄存器，根據(jù) CP信號上升沿時刻的輸入信號確定寄存器的狀態(tài)。 74LS75中的 4個 D觸發(fā)器分為兩組，分別使用兩個時鐘信號。 90 D 0D 1CP AD 2D 3CP BQ 0Q 0Q 1Q 1Q 2Q 2Q 3Q 37 4 L S 7 5圖 1132 74LS75 的 邏 輯 符 號 91 ? 74LS75是由同步結構的 D觸發(fā)器構成的 4位寄存器。因為寄存器的每一位只要求 “ 清 0”、 “ 置1”操作，故多半用 D觸發(fā)器構成。當時鐘脈沖到來時，數(shù)據(jù)輸入端的信號狀態(tài)被寄存器保存起來。 89 ? 2. 寄存器及其應用 ? 寄存器是數(shù)字系統(tǒng)中用得很多的一種功能部件，用于存放多位二進制數(shù)。 C/Tx=1時，計數(shù)脈沖由芯片管腳 Tx輸入，定時 /計數(shù)器對外部事件計數(shù)。圖中的 TRx為定時 /計數(shù)器的啟動信號，當 GATEx、 INTx信號條件滿足時， TRx置位將啟動定時 /計數(shù)器，令 TRx=0則停止定時計數(shù)器。 TFx為定時 /計數(shù)器的溢出標志位（可以看成計數(shù)器的進位）， THx、 TLx發(fā)生溢出時， TFx被置位。 87 1/1 2THx(8bi t)TLx(8bi t)TFxXTA L1TxTRxGAT ExINT xC/T x01溢出中斷請求模式0 ：1 3 位定時/ 計數(shù)器模式1 ：1 6 位定時/ 計數(shù)器x = 0 或1圖 1131 MCS51 定時計數(shù)器 Timer 0/1 的模式 0和模式 1 88 ? 圖中，寄存器 THx、 TLx均為 8位寄存器，可讀寫，THx、 TLx拼成一個 16位寄存器，用于存放計數(shù)器的計數(shù)值。向寄存器寫入內容就相當于向（圖 1131）電路輸入信號。在計算機中，幾乎所有的硬件資源都可以用程序控制。 86 ? 圖 1131為 MCS51系列 MCU的定時 /計數(shù)器?，F(xiàn)在較少使用單獨的 CTC芯片，定時 /計數(shù)器被集成到CPU或專門的接口芯片中。 ? 計算機中的 CTC（計數(shù)器 /定時器單元）在計算機中用于定時或者對外部事件計數(shù)， CTC實際上就是一個可編程計數(shù)器(可重新定義、修改計數(shù)器的功能 )。 Q 3Q 2Q 1Q 0CPR DLDEPET C74LS160CPR DLDEPET C74LS160CPD 3D 2D 1D 0D 7D 6D 5D 4Q 7Q 6Q 5Q 4CEPETR DLDD 3D 2D 1D 0D 3D 2D 1D 0Q 3Q 2Q 1Q 0Q 3Q 2Q 1Q 0圖 1130 兩片 74LS160構成 100進制計數(shù)器 85 ? 同樣， 74LS161也可以擴展成多位二進制計時器。 ? 當計數(shù)器容量不夠時，可以通過擴展來擴充計數(shù)器容量。 ? 74LS160的邏輯符號和功能表與 74LS161相同，功能和使用方法類似。 1 1 計數(shù)輸入0000圖 1129 預置數(shù)法構成 12進制計數(shù)器 83 ? 有些計時器的置數(shù)控制