【正文】 圖 340 PLA器件電路 。異或門的一端的熔絲接地，由它來決定存入 PLA的內(nèi)容究竟是以原碼還是以反碼形式輸出：若異或門的熔絲保留，則輸出為原碼；若異或門的熔絲熔斷，則輸出為反碼。采用熔絲作存儲(chǔ)元件。圖 340中，有4個(gè)輸入端、 8個(gè)輸出端， 9個(gè)乘積項(xiàng)。 可編程序邏輯陣列 圖 340是圖 339所示電路的 PLA器件電路圖。 (3)在 ROM中，信息表是原封不動(dòng)地裝入存儲(chǔ)陣列中的。此外，多個(gè)地址碼能訪問同一個(gè) P項(xiàng)。 可編程序邏輯陣列 (2)在 ROM中，地址和字是一一對(duì)應(yīng)的，對(duì)于任一給定的地址，只能讀出一個(gè)字。此外，這個(gè)譯碼器是用戶可編程的。 (1)在 ROM中，地址譯碼器 (與陣列 )是完全譯碼器，它提供了輸入的全部最小項(xiàng)，每個(gè)地址對(duì)應(yīng)一個(gè)字，譯碼器是用戶不可編程的。 PLA的輸出就和表31所示一樣?？梢?，用 PLA表存儲(chǔ)信息，它所需要的存儲(chǔ)容量往往要比 ROM小。 可編程序邏輯陣列 顯然，若用 ROM來存儲(chǔ)表 31，則 ROM的與矩陣容量應(yīng)為 16 8，其或矩陣應(yīng)為 16 8。 由圖可知， PLA也由兩部分組成。其中， X 為任意值。 ? 現(xiàn)在通過把一張信息表 (見表 31)存入 PLA的過程來說明其原理。 PLA是一種特殊的只讀存儲(chǔ)器，它較好地解決了 ROM的上述缺點(diǎn)，用較少的存儲(chǔ)單元就能存儲(chǔ)大量的信息。 可編程序邏輯陣列 ? 當(dāng)用戶要存入 ROM的字?jǐn)?shù)少于 ROM所能提供的字?jǐn)?shù)時(shí)， ROM中有許多存儲(chǔ)單元便會(huì)閑置不用，因而造成管芯面積的浪費(fèi)。此外，可使印刷電路板布局規(guī)整，便于設(shè)計(jì)實(shí)現(xiàn)。 n個(gè)變量 m個(gè)輸出函數(shù)可用容量為 2n m 的 ROM來實(shí)現(xiàn)?？捎?ROM來產(chǎn)生多變量多輸出的組合邏輯函數(shù)。根據(jù)上述分析，可以從另一個(gè)角度來看 ROM的結(jié)構(gòu)：它由兩個(gè)陣列組成，即與門陣列和或門陣列，其中或的內(nèi)容是由用戶設(shè)置的，因而它是可編程的，而與陣列是用來形成全部最小項(xiàng)的，因而是不可編程的。存儲(chǔ)單元體實(shí)際上是或門的組合， ROM的輸出數(shù)即或門的個(gè)數(shù)。 圖 337 ROM的結(jié)構(gòu) 圖 338 (a) 熔絲型 8 4ROM原理 ROM ROM的地址譯碼是與門的組合，它的輸出是全部地址輸入的最小項(xiàng)。它以保留熔絲表示存入的是 0，以熔斷熔絲表示存入的是 1。由于它工作時(shí)只是讀出信息，因此可以通過設(shè)置或不設(shè)置如三極管、二極管、熔絲等元件來表示存入的二進(jìn)制信息，它的存儲(chǔ)單元和讀出線路都比較簡(jiǎn)單。為了尋找存入存儲(chǔ)器中的字，給每個(gè)字以編號(hào)，稱為地址碼，簡(jiǎn)稱地址。限于篇幅，下面只介紹 ROM和PLA器件。 陣列邏輯組件 ? 可編程宏單元陣列 (Programmable Macrocell Array， PMA)是一種比 PGA功能更強(qiáng)、集成度更高的陣列電路，在芯片上排列成陣列的除門電路外還有觸發(fā)器、加法器、寄存器以及 ALU等。 ? 可編程門陣列 (Programmable Gate Array，PGA)是一種邏輯很強(qiáng)的陣列邏輯電路。 ? 可編程序陣列邏輯 (Programmable Array Logic，PAL)也是 ROM的變種，它和 ROM的不同之處是PAL的與陣列是用戶可編程的，而或陣列是用戶不可編程的。它和 ROM的不同之處是 PLA的與陣列、 陣列邏輯組件 或陣列都是用戶可編程的。存儲(chǔ)體中寫入的信息是由用戶事先決定的，因此是用戶可編程的；而地址譯碼器則是用戶不可編程的。 陣列邏輯電路 ? 陣列邏輯組件 ? ROM ? 可編程序邏輯陣列（ PLA） 陣列邏輯組件 ? 讀 /寫存儲(chǔ)器 (Random Access Memory， RAM)是一種典型的陣列邏輯電路，它的存儲(chǔ)單元排列成陣列形式。所謂陣列，是指邏輯元件在硅片上以陣列形式排列。因此稱這種計(jì)數(shù)器為快速計(jì)數(shù)器。 因此稱這種計(jì)數(shù)器為快速計(jì)數(shù)器 。 ? 當(dāng) i=1時(shí)為第一組 – D11=Q11 – D12=Q12 ? P11=Q12 ? Q11 – D13=Q13 ? P12=Q13 ?(Q12P11)=Q13 ?(Q12Q13) 計(jì)數(shù)器 ?當(dāng) i=2時(shí)為第二組 – D21=Q21? K1 – D22=Q22 ? P21=Q22 ? Q21K1 – D23=Q23 ? P22=Q23 ?(Q22P21)=Q23 ?(Q22Q21K1) ?當(dāng) i=3時(shí)為第三組 – D31=Q31? K2 – D32=Q32 ? P31=Q32 ? Q31K2 – D33=Q33 ? P32=Q33 ?(Q32P31)=Q33 ?(Q32Q31K2) 十進(jìn)制數(shù)的編碼與運(yùn)算 ? 現(xiàn)在畫出計(jì)數(shù)器前 3組的電路圖 ， 如圖 336所示 。 ? 每組可能產(chǎn)生進(jìn)位的條件 –第一組： C1=Q13Q12Q11 –第二組： C2=Q23Q22Q21 –第三組： C3=Q33Q32Q31 –第四組： C4=Q43Q42Q41 –第五組： C5=Q53Q52Q51 計(jì)數(shù)器 ? 每組必然產(chǎn)生進(jìn)位的條件 –第一組： K1=C1 –第二組： K2=C2C1=C2K1 –第三組： K3=C3C2C1=C3K2 –第四組： K4=C4C3C2C1=C4K3 –第五組： K5=C5C4C3C2C1=C5K4 ? 每組組內(nèi)產(chǎn)生進(jìn)位的條件 –第 I 組第一位： Pi1= Qi1(i=1)或 Pi1= Qi1Ki1(當(dāng)i＞ 1) –第 I 組第二位： Pi2= Qi2Pi1(i≥1) –第 I 組第三位： Pi3= Ki (i≥1) 計(jì)數(shù)器 ?當(dāng)一個(gè)計(jì)數(shù)脈沖到來后 ， 每一位應(yīng)得到的值 Di， 是本位原來值與低位向它的進(jìn)位的半加值 。即當(dāng)浮點(diǎn)數(shù)的階碼 ≤2n時(shí)，不管尾數(shù)值大小時(shí)，都屬于浮點(diǎn)數(shù)下溢，被認(rèn)為其值是 0，此時(shí)，移碼表示的階碼值正好是每一位都為 0的形式，與補(bǔ)碼 0完全一致。 計(jì)數(shù)器 ③ 在移碼表示中， 0有唯一的編碼，即 [+0]移 =[0]移 =1000…0 。 第一小組的進(jìn)位是向第二小組的進(jìn)位；當(dāng)?shù)谝恍〗M與第二小組都有進(jìn)位時(shí) ， 便會(huì)向第三小組進(jìn)位；同理 ， 當(dāng)?shù)谝恍〗M 、 第二小組 、第三小組都有進(jìn)位時(shí) ， 便會(huì)向第四小組進(jìn)位；依此類推 。 計(jì)數(shù)器 當(dāng)?shù)谝唤M 3位均為 1， 產(chǎn)生第一小組進(jìn)位 。為此要采用分組的方法。若要提高計(jì)數(shù)器的最高工作頻率，除了采用更快的組件外，必須減少產(chǎn)生進(jìn)位的級(jí)數(shù)。 圖 335 同步計(jì)數(shù)器 2 計(jì)數(shù)器 (3)快速計(jì)數(shù)器。 ? B (第二位觸發(fā)器 )： DB= QBJ1+QBJ1 ，向高位 (C)的進(jìn)位為 J2=QBJ1。CK ④ 根據(jù)計(jì)數(shù)脈沖序列與計(jì)數(shù)器輸出狀態(tài)的關(guān)系，得到輸出至 D 觸發(fā)器 D 端的數(shù)據(jù)的邏輯表達(dá)式如下。 ②列出計(jì)數(shù)狀態(tài)下計(jì)數(shù)脈沖序列與計(jì)數(shù)器輸出狀態(tài)的關(guān)系，如圖 334(b)所示。使用的基本元件仍是 D 觸發(fā)器， 3個(gè) D 觸發(fā)器的輸出端從高位到低位依次為 QC、 QB、 QA。 圖 334 同步計(jì)數(shù)器 1 計(jì)數(shù)器 (2)設(shè)計(jì)一個(gè)三位計(jì)數(shù)器。 計(jì)數(shù)器 ③ 根據(jù)圖 334(a)，得到輸出至 D觸發(fā)器 CP端的計(jì)數(shù)脈沖的邏輯表達(dá)式為： CP=G ①列出計(jì)數(shù)器功能表，如圖 334(a)所示。使用的基本元件仍是 D觸發(fā)器， 3個(gè) D觸發(fā)器的輸出端從高位到低位依次為 QC、 QB、 QA。 (1)設(shè)計(jì)一個(gè)三位計(jì)數(shù)器。當(dāng)計(jì)數(shù)脈沖到來后，便將各位邏輯電路的輸出同時(shí)打入對(duì)應(yīng)位。這里介紹 3種同步計(jì)數(shù)器：計(jì)數(shù)后本位之值 (1或 0)根據(jù)本位與本位之后各位的原有值直接產(chǎn)生；計(jì)數(shù)后本位之值根據(jù)本位原有值與本位相鄰的低位進(jìn)位直接產(chǎn)生；當(dāng)位數(shù)較多時(shí)，將計(jì)數(shù)器分組，組內(nèi)仍用本位原有值與相鄰低位進(jìn)位的方法得到一個(gè)初始值，再與其所有低位各組的同時(shí)進(jìn)位相加，得到最后的本位結(jié)果。所以每一級(jí)的翻轉(zhuǎn)有賴于所有下一級(jí)的依次翻轉(zhuǎn)來完成，如圖 333所示。 同步計(jì)數(shù)器的缺點(diǎn)就是結(jié)構(gòu)較復(fù)雜 。 同步計(jì)數(shù)器中各觸發(fā)器的時(shí)鐘信號(hào)是由同一脈沖來提供的 ，因此各觸發(fā)器是同時(shí)翻轉(zhuǎn)的 ， 不存在觸發(fā)器時(shí)鐘到輸出的傳輸延遲的積累 ， 它的工作頻率比異步計(jì)數(shù)器高 。 計(jì)數(shù)器的位數(shù)越多 ， 偏移越大 ， 毛刺就越寬 。因此計(jì)數(shù)速度較低，而且位數(shù)越多，計(jì)數(shù)速度越低。 計(jì)數(shù)器 1. 計(jì)數(shù)器分類 根據(jù)計(jì)數(shù)器在加 1后，每位向高位產(chǎn)生的進(jìn)位方法 (也就是加 1后計(jì)數(shù)器每位數(shù)字形成的方法 )，計(jì)數(shù)器可分為異步計(jì)數(shù)器 (也稱串行計(jì)數(shù)器或脈沖進(jìn)位型計(jì)數(shù)器 )和同步計(jì)數(shù)器(也稱電位計(jì)數(shù)器 )。對(duì)于每個(gè)計(jì)數(shù)脈沖，計(jì)算邏輯把寄存器中存放的數(shù)加上 k(k一般可以是 2，或 1)，并把計(jì)算結(jié)果送入寄存器。如運(yùn)算器在做乘除法運(yùn)算時(shí)，需要控制加減次數(shù)，使得乘除法能正確進(jìn)行；在控制器中需要對(duì)指令地址進(jìn)行計(jì)數(shù)，以便在執(zhí)行完一條指令后，按新的地址取出下一條指令。 當(dāng)右移到某一次時(shí) ， 又出現(xiàn)S0S1=00狀態(tài) ， 于是重復(fù)以上過程 。 因輸入的數(shù)據(jù)來自譯碼器的輸出 ， 故其中只有 1位是 0， 其余7位均為 1。 分頻器工作前先清零 。 兩片某種四位右移寄存器 Ⅰ 和 Ⅱ 組成 8位右移移位寄存器 。 本例中 ， N用三輸入譯碼器來設(shè)置 。 (a) 四位移位寄存器 圖 331 四位移位寄存器電路和功能表 移位寄存器 下面再舉一個(gè)使用移位寄存器制作可編程序分頻器的例子 ， 如圖 332所示 。圖 331(b)是其功能表。每個(gè)觸發(fā)器的 R、 S 端之間設(shè)置一個(gè)反向器，使觸發(fā)器的雙端數(shù)據(jù)輸入變?yōu)閱味溯斎搿? 圖 330 串行輸入的移位寄存器 移位寄存器 圖 331(a)是雙向四位移位寄存器的邏輯電路。圖 330是用正沿 D觸發(fā)器組成的右移移位寄存器。 有移位功能的寄存器稱為移位寄存器。它是計(jì)算機(jī)的一個(gè)重要部件，用于暫存數(shù)據(jù)、指令等。而各路信號(hào)都是在同一時(shí)鐘脈沖 PCLK(CPU內(nèi)是 CLK)的統(tǒng)一控制下產(chǎn)生的，因而才能同步工作。每一路信號(hào)的脈沖寬度一般不同，同一路信號(hào)不同時(shí)刻的脈沖寬度也可能不同。從空間上說，時(shí)序電路產(chǎn)生多路信號(hào)，引至不同邏輯部件的不同引腳，起不同作用。時(shí)序電路自打開主機(jī)電源之后就產(chǎn)生了，以后就不斷地產(chǎn)生。 因?yàn)檫@種芯片具有非易失性 ， 當(dāng)電源斷開后仍能長(zhǎng)久保存信息 ， 屬于非易失性半導(dǎo)體存儲(chǔ)器 ， 不需后備電源 。 現(xiàn)階段 ， Flash EEPROM正被用來取代 EPROM和 E2PROM。這種器件沿用了 EPROM的簡(jiǎn)單結(jié)構(gòu)和浮柵 /熱電子注入的編程寫入方式 ， 又兼?zhèn)?E2PROM的可電擦除特點(diǎn) ， 而且可在計(jì)算機(jī)內(nèi)進(jìn)行擦除和編程寫入 。 存儲(chǔ)器 20世紀(jì) 80年代中期 ， 研制出一種快擦寫型存儲(chǔ)器 (Flash Memory)。在擦除時(shí)，只需加高壓對(duì)指定單元產(chǎn)生電流，形成“電子隧道”，將該單元信息擦除，而其他未通電流的單元內(nèi)容保持不變。常規(guī)的 EPROM芯片需用紫外線照射才能擦除，因此不夠方便。這對(duì)用戶的應(yīng)用顯然更方便，因而應(yīng)用非常廣泛，但它的可重寫次數(shù)是有限的，目前的產(chǎn)品只允許重寫十次，甚至更少。因此稱為可重編程 (即可改寫 )的只讀存儲(chǔ)器。 (3)可重編程只讀存儲(chǔ)器。芯片出廠時(shí)內(nèi)容全為 0，用戶可用專門的 PROM寫入器將信息寫入，所以稱