數(shù)字電路復習大綱(四川大學)(參考版)
2025-05-18 09:22本頁面
【正文】 D／ A和 A／ D變換的作用及分類方法 。直接 ADC重點掌握逐次逼近型 ADC的構(gòu)成及原理。 六、 A/D、 D/A轉(zhuǎn)換 轉(zhuǎn)換精度和轉(zhuǎn)換速度 轉(zhuǎn)換方式及其特點 D／ A轉(zhuǎn)換器： 權(quán)電阻 DAC， 倒 T型電阻網(wǎng)絡 DAC的工作原理及技術(shù)參數(shù)， D／ A轉(zhuǎn)換器的轉(zhuǎn)換精度、分辨率的定義。 PLD器件主要有 PLA、 PAL、 GAL P383 習題 脈沖波形的獲取有兩種方法：利用脈沖信號產(chǎn)生器直接產(chǎn)生、對已有信號進行變換 五、脈沖產(chǎn)生與變換電路 基本單元電路：多諧振蕩器 單穩(wěn)態(tài)觸發(fā)器 施密特觸發(fā)器 555定時器 能將模擬量轉(zhuǎn)換為數(shù)字量的電路稱為模數(shù)轉(zhuǎn)換器 ， 簡稱 A/D轉(zhuǎn)換器或 ADC； 能將數(shù)字量轉(zhuǎn)換為模擬量的電路稱為數(shù)模轉(zhuǎn)換器 ， 簡稱 D/A轉(zhuǎn)換器或 DAC。 ROM、 PROM、 EPROM的電路結(jié)構(gòu)及工作原理，理解與陣列 (譯碼器 )和或陣列 (存儲陣列 )的原理及用存儲器實現(xiàn)組合函數(shù)的方法。 存取速度：反映存儲器的工作速度。 常用時序邏輯功能器件 計數(shù)器 在數(shù)字電路中，能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。 基本寄存器只能并行送入數(shù)據(jù) ， 需要時也只能并行輸出 。一個觸發(fā)器可以存儲 1位二進制代碼 ， 存放 n位二進制代碼的寄存器 ， 需用 n個觸發(fā)器來構(gòu)成 。 狀態(tài)方程 狀態(tài)圖 判斷電路邏輯功能 1 2 3 5 4 狀態(tài)表 或 時序圖 ④時序電路邏輯電路的設(shè)計方法 設(shè)計要求 原始狀態(tài)圖 最簡狀態(tài)圖 畫電路圖 檢查電路能否自啟動 1 2 4 6 列狀態(tài)真值表、選觸發(fā)器，求時鐘、輸出、狀態(tài)、驅(qū)動方程 5 狀態(tài)分配 3 化簡 存在無效狀態(tài)時 寄存器 在數(shù)字電路中，用來存放二進制數(shù)據(jù)或代碼的電路稱為寄存器。在分析時必須注意，觸發(fā)器只有在其 CP端的信號有效時，狀態(tài)才可能改變，否則狀態(tài)保持不變，因此必須確定各 CP端是否有觸發(fā)信號作用。 ② 時序電路邏輯功能的分類 同步時序 電路中，各個觸發(fā)器的時鐘脈沖相同，即電路中有一個統(tǒng)一的時鐘脈沖，每來一個時鐘脈沖，電路的狀態(tài)只改變一次。 時序電路的分析和設(shè)計方法 2）狀態(tài)（真值）表： 表明輸出 Y、 次態(tài) Qn+1與輸入 X、 現(xiàn)態(tài) Qn邏輯關(guān)系的表格。 激勵方程代入特性方程得狀態(tài)方程。 時鐘方程：控制時鐘 CP的邏輯表達式。 1）邏輯方程組： 特性方程：描述觸發(fā)器邏輯功能的邏輯表達式。其邏輯功能可以相互轉(zhuǎn)換。 譯 碼 器 n位二進制碼 N個譯碼出的信息 N≤ 2n 二進制譯碼器： 74LS138（ 3/8譯碼器） 二 十進制譯碼器： 4/10線 顯示譯碼器：驅(qū)動顯示器件如數(shù)碼管 共陰、共陽？ 應用：實現(xiàn)邏輯函數(shù)、作數(shù)據(jù)分配器 ③數(shù)據(jù)選擇器 按要求從多路輸入中選擇一路輸出。 真值表 電路功能描述 邏輯表達式或卡諾圖 最簡與或表達式 邏輯變換 邏輯電路圖 常用組合邏輯功能器件 實現(xiàn)編碼操作的電路稱為編碼器。 ===0,1,EEABY { 傳輸門 TG： 傳送模擬信號的模擬開關(guān) ④正負邏輯問題
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1