【摘要】武漢理工大學(xué)開放性實(shí)驗(yàn)說(shuō)明書1目錄1技術(shù)指標(biāo)....................................................................................................................2實(shí)驗(yàn)?zāi)康?...............................
2025-05-11 18:54
【摘要】長(zhǎng)沙理工大學(xué)《計(jì)算機(jī)組成原理》課程設(shè)計(jì)報(bào)告彭雙文學(xué)院計(jì)算機(jī)與通信工程專業(yè)網(wǎng)絡(luò)工程班級(jí)網(wǎng)絡(luò)工程08-01學(xué)號(hào)202158080221學(xué)生姓名彭雙文
2025-05-11 18:56
【摘要】線陣CCD測(cè)徑系統(tǒng)電路設(shè)計(jì)?摘要:研究了線陣CCD測(cè)徑系統(tǒng)的硬件設(shè)計(jì)。從CCD傳感器的電荷產(chǎn)生、轉(zhuǎn)移原理入手,針結(jié)CCD傳感器的信號(hào)特點(diǎn)進(jìn)行系統(tǒng)硬件設(shè)計(jì),完成CCD的驅(qū)動(dòng)電路、信號(hào)放大電路、A/D轉(zhuǎn)換電路、數(shù)據(jù)存儲(chǔ)電路及與計(jì)算機(jī)的數(shù)據(jù)通信,將CCD表面的亮度變化再現(xiàn)于計(jì)算機(jī)上。測(cè)試結(jié)果表明,該系統(tǒng)成功實(shí)現(xiàn)了CCD的光電轉(zhuǎn)換、串行數(shù)據(jù)輸出、數(shù)據(jù)采集與顯示,能夠用于工業(yè)
2025-07-03 08:38
【摘要】1基于VHDL的串口RS232電路設(shè)計(jì)1引言隨著電子技術(shù)的發(fā)展,現(xiàn)場(chǎng)可編程門陣列FPGA和復(fù)雜可編程邏輯器件CPLD的出現(xiàn),使得電子系統(tǒng)的設(shè)計(jì)者利用與器件相應(yīng)的電子CAD軟件,在實(shí)驗(yàn)室里就可以設(shè)計(jì)自己的專用集成電路ASIC器件。這種可編程ASIC不僅使設(shè)計(jì)的產(chǎn)品達(dá)到小型化、集成化和高可靠性,而且器件具有
2024-11-16 15:02
【摘要】
2025-08-10 18:31
【摘要】EDA課程設(shè)計(jì)題目:基于VHDL的串口設(shè)計(jì)院系:機(jī)電學(xué)院班級(jí):電氣103姓名:張明軍學(xué)號(hào):20200744113日期:—
【摘要】XXX大學(xué)畢業(yè)設(shè)計(jì)(論文)防盜報(bào)警的設(shè)計(jì)年級(jí):xxx級(jí)■本科學(xué)生學(xué)號(hào):xxx學(xué)生姓名:xxx指導(dǎo)教師:xxx學(xué)生單位:信息工程學(xué)院技術(shù)職稱:講師學(xué)生專
2025-05-11 19:00
【摘要】EDA設(shè)計(jì)論文題目基于VHDL秒表設(shè)計(jì)學(xué)院信息科學(xué)與工程學(xué)院專業(yè)電子信息工程班
2025-05-11 19:07
【摘要】12/24小時(shí)數(shù)字鐘設(shè)計(jì)頂層圖12/24小時(shí)數(shù)字鐘設(shè)計(jì)頂層圖PIN_91VCCcontrl12_24INPUTPIN_90VCCS_HINPUTPIN_89VCCS_MINPUTPIN_88VCCS_SINPUTPIN_22VC
2025-05-11 19:10
【摘要】.....面陣CCD系統(tǒng)設(shè)計(jì)童列樹一采集線性CCD像素信息的實(shí)現(xiàn),包括弱信號(hào)的提取。描述一種算法,找到特征點(diǎn),如最大點(diǎn)。二采集29×29的CCD點(diǎn)陣信息,提取邊界。將點(diǎn)陣當(dāng)成圓或橢圓,。完成內(nèi)容:1、分析C
2025-04-12 11:07
【摘要】1電子科技大學(xué)電子綜合實(shí)驗(yàn)論文2論文主題:基于VHDL的秒表設(shè)計(jì)所在學(xué)院:電子工程學(xué)院所屬專業(yè):電磁場(chǎng)與無(wú)線技術(shù)學(xué)生姓名:王立學(xué)生學(xué)號(hào):2021020210027提交日期:
2025-05-11 19:12
【摘要】畢業(yè)設(shè)計(jì)(論文)論文題目:基于VHDL的數(shù)字鬧鐘設(shè)計(jì)所屬系部:指導(dǎo)老師:職稱:學(xué)生姓名:班級(jí)、學(xué)號(hào):專業(yè):2畢業(yè)設(shè)計(jì)(論
2025-05-11 19:02
【摘要】長(zhǎng)沙理工大學(xué)EDA技術(shù)與應(yīng)用課程設(shè)計(jì)報(bào)告課題:基于VHDL語(yǔ)言的鍵盤控制電路的設(shè)計(jì)(24)學(xué)院:計(jì)算機(jī)與通信工程學(xué)院組員姓名及學(xué)號(hào):段強(qiáng)強(qiáng)(202154080326)雷淑英(202154080301)
2025-05-11 19:08
【摘要】交通控制燈電路設(shè)計(jì)說(shuō)明書1.設(shè)計(jì)思路及整體框圖設(shè)計(jì)思路:通過(guò)一片555定時(shí)器接成多諧振蕩器提供頻率為1HZ的脈沖,一個(gè)74LS160設(shè)計(jì)為主控電路,分別用2個(gè)74160設(shè)計(jì)主干道和支干道的計(jì)時(shí)器。實(shí)現(xiàn)上述任務(wù)的控制器整體結(jié)構(gòu)如圖1-1:計(jì)時(shí)器時(shí)鐘信號(hào)主控制器譯碼驅(qū)動(dòng)電路主干道信號(hào)燈支干道信號(hào)燈反饋信號(hào)圖1-1整體電路框圖
2025-05-16 22:52
【摘要】1華南農(nóng)業(yè)大學(xué)電子線路綜合設(shè)計(jì)數(shù)字鐘電路朱文強(qiáng)田青山鐘家榮班級(jí):14電氣類3班組別:第10組指導(dǎo)教師:彭孝東2021年6月22日2摘要在生活中的各
2025-06-07 14:28