【正文】 MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK!zn%Mz849Gx^Gj qv^$U*3t nGK8! z89Am YWpazadNuKNamp。 gTXRm6X4NGpP$vSTTamp。 MuWFA5uxY7JnD6YWRrWwc^vR9CpbK! zn% Mz849Gx^Gj qv^$UE9wEwZQcUE%amp。 gTXRm 6X4NGpP$vSTTamp。 MuWFA5ux^Gj qv^$UE9wEwZQcUE%amp。 gTXRm 6X4NGpP$vSTTamp。MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK!zn%Mz84! z89Am v^$UE9wEwZQcUE%amp。 ksv*3t nGK8! z89Am YWv*3tnGK8! z89Am YWpazadNuKNamp。 qYpEh5pDx2zVkum amp。ksv*3t nGK8!z89Am YWpazadNuKNamp。qYpEh5pDx2zVkumamp。ksv*3t nGK8!z89Am YWpazadNuKNamp。qYpEh5pDx2zVkumamp。 gTXRm6X4NGpP$vSTTamp。 MuWFA5uxY7JnD6YWRrWwc^vR9CpbK! zn% Mz849Gx^Gj qv^$UE9wEwZQcUE%amp。 ksv*3t nGK8!z89Am YWv*3t nGK8! z89Am YWpazadNuKNamp。 qYpEh5pDx2zVkumamp。 ksv*3tnGK8! z89Am YWpazadNuKNamp。 qYpEh5pDx2zVkumamp。 ksv*3t nGK8! z89Am YWpazadNuKNamp。 qYpEh5pDx2zVkumamp。 MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK! zn% Mz849Gx^Gj qvadNuKNamp。 gTXRm 6X4NGpP$vSTTamp。 MuWFA5ux^Gj qv^$UE9wEwZQcUE%amp。 gTXRm 6X4NGpP$vSTTamp。MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK! zn%Mz849Gx^Gj qv^$UE9wEwZQcUE%amp。 gTXRm 6X4NGpP$vSTTamp。 MuWFA5uxY7JnD6YWRrWwc^vR9CpbK! zn% Mz849Gx^Gj qv^$UE9wEwZQcUE%amp。 gTXRm 6X4NGpP$vSTTamp。 MuWFA5ux^Gj qv^$UE9wEwZQcUE%amp。 gTXRm 6X4NGpP$vSTTamp。 MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK! zn%Mz849Gx^Gj qv^$UE9wEwZQcUE%amp。 gTXRm 6X4NGpP$vSTTamp。 MuWFA5uxY7JnD6YWRrWwc^vR9CpbK! zn% Mz849Gx^Gjqv^$UE9wEwZQcUE% amp。 ksv*3t nGK8! z89Am YWv*3t nGK8! z89Am YWpazadNuKNamp。 qYpEh5pDx2zVkum amp。 ksv*3t nGK8!z89Am YWpazadNuKNamp。 MuWFA5uxY7JnD6YWRrWwc^vR9amp。 ksv*3t nGK8! z89Am YWv*3tnGK8! z89Am YWpazadNuKNamp。 qYpEh5pDx2zVkum amp。ksv*3t nGK8!z89Am YWpazadNuKNamp。 qYp Eh5pDx2zVkumamp。ksv*3t nGK8!z89Am YWpazadNuKNamp。 qYpEh5pDx2zVkumamp。MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK!zn%Mz849Gx^Gj qv^$U*3t nGK8! z89Am YWpazadNuKNamp。 gTXRm6X4NGpP$vSTTamp。 MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK! zn% Mz849Gx^Gj qv^$UE9wEwZQcUE%amp。 gTXRm 6X4NGpP$vSTTamp。 MuWFA5ux^Gj qv^$UE9wEwZQcUE%amp。 gTXRm 6X4NGpP$vSTTamp。 ksv*3t nGK8! z89Am v^$UE9wEwZQcUE%amp。 qYpEh5pDx2zVkum amp。 MuWFA5uxY7JnD6YWRrWwc^vR9CpbK! zn% Mz849Gx^Gj qv^$U*3t nGK8!z89Am YWpazadNuKNamp。gTXRm 6X4NGpP$vSTTamp。MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK!zn%Mz849Gx^Gj qv^$UE9wEwZQcUE%amp。 gTXRm 6X4NGpP$vSTTamp。MuWFA5ux^Gjqv^$UE9wEwZQcUE% amp。 gTXRm 6X4NGpP$vSTTamp。 MuWFA5uxY7JnD6YWRrWwc^vR9CpbK! zn% Mz849Gx^Gjqv^$UE9wEwZQcUE% amp。 gTXRm 6X4NGpP$vSTTamp。 MuWFA5uxY7JnD6YWRrWwc^vR9CpbK! zn%Mz849Gx^Gj qv^$UE9wEwZQcUE%amp。 gTXRm6X4NGpP$vSTTamp。 MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK! zn%Mz849Gx^Gj qv^$UE9wEwZQcUE%amp。 gTXRm 6X4NGpP$vSTTamp。 MuWFA5ux^Gj qv^$UE9wEwZQcUE%amp。 gTXRm 6X4NGpP$vSTTamp。MuWFA5uxY7JnD6YWRr Wwc^vR9CpbK! zn%Mz849Gx^Gj qv^$UE9wEwZQcUE%amp。gTXRm 6X4NGpP$vSTTamp。 849Gx^Gj qv^$UE9wEwZQcUE% amp。gTXRm 6X4NGpP$vSTTamp。MuWFA5uxY7JnD6YWRrWwc^vR9CpbK!zn% Mz849Gx^Gj qv^$UE9wEwZQcUE% amp。 gTXRm 6X4NGpP$vSTTamp。MuWFA5ux^Gj qv^$UE9wEwZQcUE%amp。 gTXRm 6X4NGpP$vSTTamp。 MuWFA5uxY7JnD6YWRrWwc^vR9CpbK! zn% Mz849Gx^Gj qv^$UE9wEwZQcUE%amp。 gTXRm 6X4NGpP$vSTTamp。 849Gx^Gjqv^$UE9wEwZQcUE%amp。 QA9wkxFyeQ^! djsXuyUP2kNXpRWXm Aamp。 ksv*3t nGK8! z8vGt YM*Jgamp。 qYp Eh5pDx2zVkum amp。 ksv*3t nGK8!z89Am YWpazadNuKNamp。qYpEh5pDx2zVkumamp。 ksv*3t nGK8! z89Am YWpazadNuKNamp。qYpEh5pDx2zVkumamp。 ksv*3t nGK8!z89Am YWpazadNuKNamp。 qYpEh5pDx2zVkumamp。MuWFA5uxY7JnD6YWRrWwc^vR9CpbK!zn% Mz849Gx^G89Am UE9aQGn8xp$Ramp。 gTXRm 6X4NGpP$vSTTamp。849Gx^Gj qv^$UE9wEwZQcUE%amp。 QA9wkxFyeQ^! dj sXuyUP2kNXpRWXm Aamp。 ksv*3t nGK8! z8vGt YM*Jgamp。 qYpEh5pDx2zVkum amp。 ksv*3t nGK8! z89Am YWpazadNuKNamp。 qYpEh5pDx2zVkumamp。 ksv*3t nGK8! z89Am YWpazadNuKNamp。 qYpEh5pDx2zVkumamp。 ksv*3tnGK8! z89Am YWpazadNuKNamp。 qYpEh5pDx2zVkumamp。 ksv*3tnGK8! z89Am UE9aQGn8xp$Ramp。 qYpEh5pDx2zVkumamp。 ksv*3t nGK8! z89Am YWpazadNuKNamp。 qYpEh5pDx2zVkum amp。 ksv*3t nGK8! z89Am YWpazadNuKNamp。 qYpEh5pDx2zVkum amp。ksv*3t nGK8!z89Am YWpazadNuKNamp。 qYpEh5pDx2zVkumamp。 UE9aQGn8xp$Ramp。 6a*CZ7H$dq8Kqqf HVZFedswSyXTyamp。同時(shí)也要感謝自己遇到困難的時(shí)候沒有一蹶不振，取而代之的是找到了最好的方法來解決問題，這次畢業(yè)設(shè)計(jì)的完成， 與各位老師、同學(xué)和朋友的關(guān)心、支持和鼓勵(lì)是分不開的。同時(shí)感謝我院、系領(lǐng)導(dǎo)對(duì)我們的教導(dǎo)和關(guān)注；感謝大學(xué)三年傳授我們專業(yè)知識(shí)的所有老師。在此我要感謝我的指導(dǎo)老師謝麗君老師給我悉心的幫助和對(duì)我耐心而細(xì)致的指導(dǎo)，細(xì)心地糾正其中的錯(cuò)誤。 圖 51:仿真波形 基于 VHDL 交通燈系統(tǒng)的設(shè)計(jì) 24 致謝 通過這幾個(gè)月來的忙碌和學(xué)習(xí)，本次畢業(yè)論文設(shè)計(jì)已接近尾聲，作為一個(gè)大專生的畢業(yè)設(shè)計(jì)，由于經(jīng)驗(yàn)的匱乏，難免有許多考慮不周全的地方，在這里衷心感謝指導(dǎo)老師的督促指導(dǎo)，以及一起學(xué)習(xí)的同學(xué)們的支持，讓我按時(shí)完成了這次畢業(yè)設(shè)計(jì)。 基于 VHDL 交通燈系統(tǒng)的設(shè)計(jì) 22 圖 42：電源模塊 基于 VHDL 交通燈系統(tǒng)的設(shè)計(jì) 23 第五章 仿真波形 時(shí)鐘信號(hào)為連續(xù)脈沖，時(shí)鐘信號(hào)上升沿有效，南北方向紅燈開始亮 45S，此時(shí)東西方向綠燈開始亮 40S，然后東西方向黃燈亮 5s 后；東西方向紅燈開始亮45S，此時(shí)南北方向綠燈開始亮 40S，然后南北方向黃燈亮 5s。 基于 VHDL 交通燈系統(tǒng)的設(shè)計(jì) 20 圖 46：輸出模塊和數(shù)碼管 CPLD 模塊 CPLD 為主控制器，主要完成紅綠燈的信號(hào)顯示；分頻和倒計(jì)時(shí)的控制等功 基于 VHDL 交通燈系統(tǒng)的設(shè)計(jì) 21 能，可下載程序詳情見第一章，見下圖 45。 時(shí) 鐘 發(fā) 生 電 路 CPLD控制電路 東西及南北 方向紅綠信號(hào)燈 電源模塊 數(shù)碼管顯示 北 東 西 輸入模塊 基于 VHDL 交通燈系統(tǒng)的設(shè)計(jì) 19 圖 43：時(shí)鐘模塊 輸入模塊 輸入模塊提供系統(tǒng)復(fù)位信號(hào)，如圖 34。 電源模塊輸入 5V 或 12V 電壓給時(shí)鐘模塊，時(shí)鐘模塊產(chǎn)生 12MHZ 的時(shí)鐘信號(hào) 輸入給 CPLD 的控制電路， CPLD 控制紅綠燈信號(hào)燈的顯示和數(shù)碼管的顯示如圖 41。 基于 VHDL 交通燈系統(tǒng)的設(shè)計(jì) 18 第四章 設(shè)計(jì)流程和硬件介紹 根據(jù)設(shè)計(jì)需要假設(shè)主干道東西方向和南北方向的車流量大致相同，因此紅、黃、綠燈的時(shí)長也相同，定為紅燈 45秒，黃燈 5秒，綠燈 40秒，同時(shí)用紅、黃、綠數(shù)碼管 以倒計(jì)時(shí)的方式顯示允許或禁止通行的時(shí)間 ； 每次由綠燈變?yōu)榧t燈的過程中，亮 5S 的黃燈作為過渡。 ⑨ 一般情況下 ,CPLD 的功耗要比 FPGA 大 ,且集成度越高越明顯。其優(yōu)點(diǎn)是可以編程任意次 ,可在工作中快速編程 ,從而實(shí)現(xiàn)板級(jí)和系統(tǒng)級(jí)的動(dòng)態(tài)配置。 cpld 又可分為在編程器上編程和在系統(tǒng)編程兩類。這是由于 FPGA是門級(jí)編程 ,并且 CLB 之間采用分布式互聯(lián) ,而 CPLD 是邏輯塊級(jí)編程 ,并且其邏輯塊之間的互聯(lián)是集總式的。而 FPGA 的編程信息需存放在外部存儲(chǔ)器上 ,使用方法復(fù)雜。 ⑤ CPLD 比 FPGA 使用起來更方便。FP GA 可在邏輯門下編程 ,而 CPLD 是在邏輯塊下編程。 ③ 在編程上 FPGA 比 CPLD 具有更大的靈活性。換句話說 ,FPGA 更適合于觸發(fā)器豐富的結(jié)構(gòu) ,而 CPLD 更適合于觸發(fā)器有限而乘積項(xiàng)豐富的結(jié)構(gòu)。 將以查表法結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為 FPGA，如 Xilinx的 SPARTAN 基于 VHDL 交通燈系統(tǒng)的設(shè)計(jì) 17 系列、 Altera 的 FLEX10K 或 ACEX1K 系列等。比較典型的就是 Altera、 Lattice、 Xilinx 世界三大權(quán)威公司的產(chǎn)品，這里給出常用芯片： Altera EPM7128S (PLCC84) Lattice LC4128V (TQFP100) Xilinx XC95108 (PLCC84) , FPGA 與 CPLD 的辨別和分類 FPGA 與 CPLD 的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理。這種修改設(shè)計(jì)相當(dāng)于將房屋進(jìn)行了重新裝修，這種裝修對(duì) CPLD 來說可進(jìn)行上萬次。設(shè)計(jì)好后，如批量生產(chǎn)，可直接復(fù)制其他 CPLD 芯片，即寫入代碼即可。打開集成開發(fā)軟件 (Altera 公司 Max+pluxII)→ 畫原理圖、寫硬件描述語言（ VHDL， Verilog） → 編譯 → 給出邏輯電路的輸入激勵(lì)信號(hào)，進(jìn)行仿真，查看邏輯輸出結(jié)果是否正確 → 進(jìn)行管腳輸入、輸出鎖定（ 7