【摘要】南京航空航天大學(xué)金城學(xué)院畢業(yè)設(shè)計(jì)題目基于FPGA的多功能數(shù)字時(shí)鐘學(xué)生姓名學(xué)號(hào)2021031236系部自動(dòng)化系專(zhuān)業(yè)電氣工程與自動(dòng)化班級(jí)20210312指導(dǎo)教師二〇一三年六月
2025-03-02 09:17
【摘要】關(guān)于多功能的數(shù)字時(shí)鐘研究畢業(yè)論文目錄摘要 1Abstract 2第一章 緒論 1. 選題意義與研究現(xiàn)狀 1. 國(guó)內(nèi)外研究及趨勢(shì) 1. 論文結(jié)構(gòu) 2第二章 編程軟件及語(yǔ)言介紹 3 QuartersII編程環(huán)境介紹 3 菜單欄 3 工具欄 8 功能仿真流程 9 VerilogHDL語(yǔ)言介 10 什么是verilogHDL語(yǔ)言 10
2025-06-30 23:50
【摘要】目錄多功能數(shù)字電子時(shí)鐘畢業(yè)論文目錄摘要..............................................................................................................................IABSTRACT.
2025-06-21 12:53
【摘要】目錄摘要.....................................................................................................................1ABSTRACT...................................................
2025-03-02 08:25
【摘要】基于FPGA的多功能時(shí)鐘設(shè)計(jì)報(bào)告專(zhuān)業(yè):空間信息與數(shù)字技術(shù)班級(jí):學(xué)號(hào):姓名:通信工程學(xué)院2013年11月目錄摘要................................................................................3設(shè)計(jì)內(nèi)容及要
2025-01-21 14:37
【摘要】基于FPGA的多功能時(shí)鐘設(shè)計(jì)報(bào)告專(zhuān)業(yè):空間信息與數(shù)字技術(shù)班級(jí):學(xué)號(hào):姓名:通信工程學(xué)院2021年11月-1-
2025-06-07 08:13
【摘要】xxx大學(xué)畢業(yè)設(shè)計(jì)基于Synopsys的多功能時(shí)鐘芯片的設(shè)計(jì)I基于Synopsys的多功能時(shí)鐘芯片的設(shè)計(jì)xxx大學(xué)信息工程學(xué)院電子科學(xué)與技術(shù)專(zhuān)業(yè)2020屆xxx學(xué)號(hào):xxxxx[摘要]本次設(shè)計(jì)為了降低電子鐘的成本,減少電子鐘的面積和體積,集成更多的個(gè)性化功
2024-11-12 05:28
【摘要】數(shù)字時(shí)鐘論文論文題目:基于單片機(jī)的多功能數(shù)字時(shí)鐘學(xué)院:電子信息與工程學(xué)院摘要電子鐘已成為人們?nèi)粘I钪械谋匦杵?,廣泛應(yīng)用于各種場(chǎng)所。電子鐘在使用時(shí)通常掛在高處,不便于時(shí)間的設(shè)置。本設(shè)計(jì)利用按鍵手動(dòng)對(duì)時(shí)間的修改和定時(shí)功能進(jìn)行操作,使用更為便捷,應(yīng)用前景更加廣
2025-06-23 12:35
【摘要】編號(hào)淮安信息職業(yè)技術(shù)學(xué)院畢業(yè)論文題目基于單片機(jī)的多功能時(shí)鐘設(shè)計(jì)學(xué)生姓名學(xué)號(hào)系部電氣工程系專(zhuān)業(yè)機(jī)電一體化班級(jí)指導(dǎo)教師顧問(wèn)教師二〇一三年十月摘要I摘要隨著生活節(jié)奏的加快,人們時(shí)間觀念的加強(qiáng),時(shí)鐘已經(jīng)成為人們?nèi)粘I钪胁豢苫蛉钡囊徊糠郑绾卧跁r(shí)鐘的基礎(chǔ)上,根
2025-06-23 00:53
【摘要】基于FPGA的多功能數(shù)字鐘設(shè)計(jì)摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有時(shí)、分計(jì)數(shù)顯示功能,以24小時(shí)循環(huán)計(jì)數(shù);具有校對(duì)功能以及整點(diǎn)報(bào)時(shí)功能。本設(shè)計(jì)采用EDA技術(shù),以硬件描述語(yǔ)言VHDL為系統(tǒng)邏輯描述手段設(shè)計(jì)文件,在QuartusII工具軟件環(huán)境下,采用自頂向下的設(shè)計(jì)方法,由各個(gè)基本模塊共同構(gòu)建了一個(gè)基于FPGA的數(shù)字鐘。系統(tǒng)主芯片采用EP1C3T144C8N,由時(shí)鐘
2025-06-21 15:39
【摘要】-1-一引言.............................................................................................
2025-08-24 17:06
【摘要】多功能液晶顯示數(shù)字時(shí)鐘的設(shè)計(jì)與實(shí)現(xiàn)畢業(yè)論文目錄1引言 12基于單片機(jī)的數(shù)字時(shí)鐘設(shè)計(jì) 2 2STC89C52RC單片機(jī)簡(jiǎn)介 2STC89C52RC引腳簡(jiǎn)介 3 4DS1302簡(jiǎn)介 5DS1302引腳說(shuō)明 5DS1302的片內(nèi)寄存器 7LCD液晶顯示器 8 8LCD的基本指令 93數(shù)字時(shí)鐘硬件電路設(shè)計(jì) 11
【摘要】-I-設(shè)計(jì)(論文)題目:基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)-II-畢業(yè)設(shè)計(jì)(論文)原創(chuàng)性聲明和使用授權(quán)說(shuō)明原創(chuàng)性聲明本人鄭重承諾:所呈交的畢業(yè)設(shè)計(jì)(論文),是我個(gè)人在指導(dǎo)教師的指導(dǎo)下進(jìn)行的研究工作及取得的成果。盡我所知,除文中特別加以標(biāo)注和致謝的地方外,不包含其他
2025-06-25 01:05
【摘要】基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)畢業(yè)設(shè)計(jì)論文:基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)II基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)目錄摘要1Abstract2第一章緒論1.2第二章編程軟件及語(yǔ)言介紹ersI編程環(huán)境介紹.菜單欄目錄畢業(yè)設(shè)計(jì)論文:基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)IIIII基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)目錄摘要1Abstract2
2024-12-07 17:53
【摘要】基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)目錄摘要 1Abstract 2第一章 緒論 1. 選題意義與研究現(xiàn)狀 1. 國(guó)內(nèi)外研究及趨勢(shì) 1. 論文結(jié)構(gòu) 2第二章 編程軟件及語(yǔ)言介紹 3 QuartersII編程環(huán)境介紹 3 菜單欄 3 工具欄 8 功能仿真流程 9 VerilogHDL語(yǔ)言介 10 什么是verilogHDL語(yǔ)言
2025-07-01 11:23