【正文】 ..................................................................................................... 11 系統(tǒng)的各模塊的設(shè)計(jì) .......................................................................................................... 12 分頻模塊 .................................................................................................................... 12 計(jì)數(shù)模塊 .................................................................................................................... 13 校時(shí)模塊 .................................................................................................................... 22 畢業(yè)設(shè)計(jì)（論文）報(bào)告紙 iv 報(bào)時(shí)模塊 .................................................................................................................... 24 譯碼顯示模塊 ............................................................................................................ 25 顯示轉(zhuǎn)換模塊 ............................................................................................................ 27 第六章 整體系統(tǒng)的實(shí)現(xiàn) .................................................................................................................. 30 系統(tǒng)的頂層原理圖 .............................................................................................................. 30 多功能數(shù)字鬧鐘系統(tǒng)在 KH310 實(shí)驗(yàn)系統(tǒng)上的演示 ....................................................... 32 第七章 總結(jié)與展望 .......................................................................................................................... 36 總結(jié) ...................................................................................................................................... 36 展望 ...................................................................................................................................... 36 參考文獻(xiàn) ............................................................................................................................................ 37 致謝 .................................................................................................................................................... 38 附錄 .................................................................................................................................................... 39 源程序 ......................................................................................................................................... 39 畢業(yè)設(shè)計(jì)（論文）報(bào)告紙 1 第一章 引 言 課題研究的概況 課題研究的背景和意義 隨著科學(xué)技術(shù)的進(jìn)步，現(xiàn)在的鬧鐘也不再是過(guò)去的老樣子。在過(guò)去幾百年的時(shí)間里，人類發(fā)明的鬧鐘有的采用公雞的鳴叫聲，有的用教堂和佛寺的鐘聲，而現(xiàn)在市面上出現(xiàn)了各種各樣的鐘，以聲或光的形式提醒。如數(shù)字鬧鐘、字謎鬧鐘、小雞鬧鐘、禮品小鬧鐘、旅行鬧鐘、卡通鬧鐘、機(jī)械鬧鐘、石英鬧鐘、卡通語(yǔ)言鐘、掃描鐘、打鈴鐘、工藝鐘等系列產(chǎn)品。制造者們根據(jù)社會(huì)的需求為人類定制各種各樣的產(chǎn)品。 數(shù)字 鐘在向美觀化、多功能化、時(shí)尚化的方面發(fā)展 ，人們對(duì)數(shù)字鐘的要求也越來(lái)越高，傳統(tǒng)的時(shí)鐘已不能滿足人們的要求。數(shù)字 鐘是一種利用數(shù)字電路來(lái)顯示秒、分、時(shí)的計(jì)時(shí)裝置，與傳統(tǒng)的機(jī)械鐘相比，它具有走時(shí)準(zhǔn)確、顯示直觀、無(wú)機(jī)械傳動(dòng)裝置等優(yōu)。 多功能數(shù)字鐘不管在性能還是在樣式上都發(fā)生了質(zhì)的變化。 數(shù)字鐘被廣泛用于個(gè)人家庭，車站，碼頭、辦公室等公共場(chǎng)所，成為人們?nèi)粘Ｉ钪械谋匦杵?。由于?shù)字集成電路的發(fā) 展和石英晶體振蕩器的廣泛應(yīng)用，使得數(shù)字鐘的精度運(yùn)用超過(guò)老式鐘表，鐘表的數(shù)字化給人們生產(chǎn)生活帶了極大的方便，而且大大地?cái)U(kuò)展了鐘表原先的報(bào)時(shí)功能。 諸如定時(shí)自動(dòng)報(bào)警、按時(shí)自動(dòng)打鈴、時(shí)間程序自動(dòng)控制、定時(shí)廣播、自動(dòng)起閉路燈、定時(shí)開(kāi)關(guān)烘箱、通斷動(dòng)力設(shè)備、甚至各種定時(shí)電氣的自動(dòng)啟用等，所有這些，都是以鐘表數(shù)字化為基礎(chǔ)的。因此，研究數(shù)字鐘及擴(kuò)大其應(yīng)用，有著非?，F(xiàn)實(shí)的意義。 數(shù)字鐘可以由各種技術(shù)實(shí)現(xiàn)，如用數(shù)字電路、單片機(jī)等技術(shù)實(shí)現(xiàn)。利用可編程邏輯器件具有其他方式?jīng)]有的特點(diǎn)，它具有易學(xué)、方便、新穎、有趣、直觀，設(shè)計(jì)與實(shí)驗(yàn)成 功率高、理論與實(shí)踐結(jié)合緊密、體積小、量大、 I/O口豐富、編程和加密等特點(diǎn)，并且它還具有開(kāi)放的界面、豐富的設(shè)計(jì)庫(kù)、模塊化的工具以及 LPM定制等優(yōu)良性能，應(yīng)用非常方便。因此，本設(shè)計(jì)采用可編程邏輯器件實(shí)現(xiàn)。 本文 采用的 是基于 FPGA 的多功能數(shù)字時(shí)鐘系統(tǒng)設(shè)計(jì)。研究了如何以現(xiàn)場(chǎng)可編程門(mén)陣列FPGA 為載體，運(yùn)用高級(jí)硬件描述語(yǔ)言 VHDL 進(jìn)行系統(tǒng)功能編程，并通過(guò) QUARTUS II 環(huán)境進(jìn)行仿真，驗(yàn)證多功能數(shù)字鐘的功能是否滿足以下基本指標(biāo)：具有年、月、日、時(shí)、分、秒 畢業(yè)設(shè)計(jì)（論文）報(bào)告紙 2 計(jì)數(shù)顯示功能；具有整點(diǎn)報(bào)時(shí)功能；可以對(duì)年、月、日、時(shí)、分及秒 進(jìn)行單獨(dú)校對(duì)，使其校正到標(biāo)準(zhǔn)時(shí)間；并進(jìn)行優(yōu)化完善。 FPGA 即現(xiàn)場(chǎng)可編程門(mén)列陣，它是 1985 年由美國(guó) Xilinx 公司首家推出的一種新型的可編程邏輯器件。 FPGA 在結(jié)構(gòu)上由邏輯功能塊陣列，并由可編程的內(nèi)部連線連接這些功能塊來(lái)實(shí)現(xiàn)一定的邏輯功能。 FPGA 的功能由邏輯結(jié)構(gòu)的配置數(shù)據(jù)決定，工作時(shí)，這些配置數(shù)據(jù)放在片內(nèi) SRAM 或者熔絲圖上。使用 SRAM 的 FPGA 器件，在工作前需要從芯片外部加載配置數(shù)據(jù)，這些配置數(shù)據(jù)可以放在片外的 EPROM 或其他儲(chǔ)存體上，人們可以控制加載過(guò)程，在現(xiàn)場(chǎng)修改器件的邏輯功能。 FPGA 的發(fā)展 十分迅速，目前已達(dá)到超過(guò) 300 萬(wàn)門(mén) /片的集成度、 3ns 內(nèi)部延時(shí)的水平。除 Xilinx 公司外， Altera 和 Actel 等公司也提供高性能的 FPGA 芯片。 本文使用 Altera 公司的 ACEX1K 系列的 FPGA，型號(hào)為 EP1K30Q208. 課題研究的主要任務(wù) 設(shè)計(jì)具有如下功能的數(shù)字鐘： 1）該數(shù)字鐘能進(jìn)行正常的時(shí)鐘走時(shí)功能以及日期的計(jì)時(shí)功能。 2）在 KH310 設(shè)置專門(mén)按鍵 K3 用來(lái)進(jìn)行模式切換，當(dāng)按鍵置 “ 1” 時(shí)，顯示年、月、日；當(dāng)按鍵置 “ 0” 時(shí)，顯示時(shí)、分、 秒。 3）在 KH310 上設(shè)有專門(mén)的按 鍵 K K2 實(shí)現(xiàn)年、月、日和時(shí)、分、秒的校對(duì)功能。當(dāng)按下 K1 鍵時(shí)進(jìn)入校時(shí)模式， K2 按鍵為各模塊計(jì)時(shí)值得更改按鍵。 4）同時(shí)設(shè)有 5 個(gè)校時(shí)模式下的 LED 燈，編號(hào)為 ① 、 ② 、 ③ 、 ④ 、 ⑤ 。當(dāng) ① 燈被點(diǎn)亮?xí)r表示進(jìn)入調(diào)時(shí)模式下的分調(diào)時(shí)，當(dāng) ② 燈被點(diǎn)亮?xí)r表示進(jìn)入調(diào)時(shí)模式下的時(shí)調(diào)時(shí)，當(dāng) ③ 燈被點(diǎn)亮?xí)r表示進(jìn)入調(diào)時(shí)模式下的天調(diào)時(shí)，當(dāng) ④ 燈被點(diǎn)亮?xí)r表示進(jìn)入調(diào)時(shí)模式下的月調(diào)時(shí)，當(dāng) ⑤ 燈被點(diǎn)亮?xí)r表示進(jìn)入調(diào)時(shí)模式下的年調(diào)時(shí)。 5）本時(shí)鐘帶有整點(diǎn)報(bào)時(shí)功能，用一個(gè) LED 燈的點(diǎn)亮一秒 來(lái) 表達(dá)，該 LED 燈編號(hào)為 ⑥ 。當(dāng)檢測(cè)的秒、分計(jì)數(shù)模塊的值都為 “00”時(shí) ⑥ 燈會(huì)被點(diǎn)亮一秒鐘，然后熄滅。 各個(gè)模塊設(shè)計(jì)好后，通過(guò)綜合仿真軟件 QuartusⅡ 采用 VHDL 實(shí)現(xiàn)，仿真該系統(tǒng)的各個(gè)功能模塊，并在綜合開(kāi)發(fā)實(shí)驗(yàn)系統(tǒng) KH310 上調(diào)試時(shí)鐘系統(tǒng)的整體功能。 畢業(yè)設(shè)計(jì)（論文）報(bào)告紙 3 第二章 硬件描述語(yǔ)言 VHDL VHDL 語(yǔ)言簡(jiǎn)介 VHDL 語(yǔ)言的特點(diǎn) 與其他硬件描述語(yǔ)言相比， VHDL 具有以下特點(diǎn) [1]： 1）功能強(qiáng)大、設(shè)計(jì)靈活 VHDL 具有功能強(qiáng)大的語(yǔ)言結(jié)構(gòu)，可以用簡(jiǎn)潔明確的源代碼來(lái)描述復(fù)雜的邏輯控制。它具有多層次的設(shè)計(jì)描述功能，層層細(xì)化，最后可直接生成電路級(jí)描述。 VHDL 支持 同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)，這是其他硬件描述語(yǔ)言所不能比擬的。 VHDL 還支持各種設(shè)計(jì)方法，既支持自底向上的設(shè)計(jì)，又支持自頂向下的設(shè)計(jì)；既支持模塊化設(shè)計(jì)，又支持層次化設(shè)計(jì)。 2）支持廣泛、易于修改 由于 VHDL 已經(jīng)成為 IEEE 標(biāo)準(zhǔn)所規(guī)范的硬件描述語(yǔ)言，目前大多數(shù) EDA 工具幾乎都支持 VHDL，這為 VHDL 的進(jìn)一步推廣和廣泛應(yīng)用奠定了基礎(chǔ)。在硬件電路設(shè)計(jì)過(guò)程中，主要的設(shè)計(jì)文件是用 VHDL 編寫(xiě)的源代碼，因?yàn)?VHDL 易讀和結(jié)構(gòu)化，所以易于修改設(shè)計(jì)。 3）強(qiáng)大的系統(tǒng)硬件描述能力 VHDL 具有多層次的設(shè)計(jì) 描述功能，既可以描述系統(tǒng)級(jí)電路，又可以描述門(mén)級(jí)電路。而描述既可以采用行為描述、寄存器傳輸描述或結(jié)構(gòu)描述，也可以采用三者混合的混合級(jí)描述。另外， VHDL 支持慣性延遲和傳輸延遲，還可以準(zhǔn)確地建立硬件電路模型。 VHDL 支持預(yù)定義的和自定義的數(shù)據(jù)類型，給硬件描述帶來(lái)較大的自由度，使設(shè)計(jì)人員能夠方便地創(chuàng)建高層次的系統(tǒng)模型。 4）獨(dú)立于器件的設(shè)計(jì)、與工藝無(wú)關(guān) 設(shè)計(jì)人員用 VHDL 進(jìn)行設(shè)計(jì)時(shí)，不需要首先考慮選擇完成設(shè)計(jì)的器件，就可以集中精力進(jìn)行設(shè)計(jì)的優(yōu)化。當(dāng)設(shè)計(jì)描述完成后，可以用多種不同的器件結(jié)構(gòu)來(lái)實(shí)現(xiàn)其功能。 5） 很強(qiáng)的移植能力 VHDL 是一種標(biāo)準(zhǔn)化的硬件描述語(yǔ)言，同一個(gè)設(shè)計(jì)描述可以被不同的工具所支持，使得設(shè)計(jì)描述的移植成為可能。 畢業(yè)設(shè)計(jì)（論文）報(bào)告紙 4 6）易于共享和復(fù)用 VHDL 采用基于庫(kù) （ Library） 的設(shè)計(jì)方法，可以建立各種可再次利用的模塊。這些模塊可以預(yù)先設(shè)計(jì)或使用以前設(shè)計(jì)中的存檔模塊，將這些模塊存放到庫(kù)中，就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用，可以使設(shè)計(jì)成果在設(shè)計(jì)人員之間進(jìn)行交流和共享，減少硬件電路設(shè)計(jì)。 VHDL 語(yǔ)言結(jié)構(gòu) VHDL 語(yǔ)言通常包括庫(kù)說(shuō)明、實(shí)體說(shuō)明、結(jié)構(gòu)體說(shuō)明 3 個(gè)部分 [2]。 VHDL 提供 5 個(gè)庫(kù)，IEEE 庫(kù) ， STD 庫(kù)， VITAL 庫(kù)，自定義庫(kù)和 WORK 庫(kù)。 庫(kù) (Library)是一些常用代碼的集合，有利于設(shè)計(jì)的重用和代碼的共享。代碼通常以函數(shù)（ FUNCTION） 、過(guò)程（ PROCEDURE）或元件（ COMPONENT）等標(biāo)準(zhǔn)形式存放在包集（ PACKAGE）中，用戶可以根據(jù)需要對(duì)其進(jìn)行編譯。 VHDL 設(shè)計(jì)中 3 個(gè)常用的庫(kù)： ieee 庫(kù)，std 庫(kù)和 work 庫(kù)。 實(shí)體是一個(gè)設(shè)計(jì)實(shí)體的表層設(shè)計(jì)單元，是對(duì)設(shè)計(jì)實(shí)體與外部電路進(jìn)行的接口描述，是設(shè)計(jì)實(shí)體經(jīng)封裝后對(duì)外