【正文】 ..................................................................................................... 11 系統的各模塊的設計 .......................................................................................................... 12 分頻模塊 .................................................................................................................... 12 計數模塊 .................................................................................................................... 13 校時模塊 .................................................................................................................... 22 畢業(yè)設計（論文）報告紙 iv 報時模塊 .................................................................................................................... 24 譯碼顯示模塊 ............................................................................................................ 25 顯示轉換模塊 ............................................................................................................ 27 第六章 整體系統的實現 .................................................................................................................. 30 系統的頂層原理圖 .............................................................................................................. 30 多功能數字鬧鐘系統在 KH310 實驗系統上的演示 ....................................................... 32 第七章 總結與展望 .......................................................................................................................... 36 總結 ...................................................................................................................................... 36 展望 ...................................................................................................................................... 36 參考文獻 ............................................................................................................................................ 37 致謝 .................................................................................................................................................... 38 附錄 .................................................................................................................................................... 39 源程序 ......................................................................................................................................... 39 畢業(yè)設計（論文）報告紙 1 第一章 引 言 課題研究的概況 課題研究的背景和意義 隨著科學技術的進步，現在的鬧鐘也不再是過去的老樣子。在過去幾百年的時間里，人類發(fā)明的鬧鐘有的采用公雞的鳴叫聲，有的用教堂和佛寺的鐘聲，而現在市面上出現了各種各樣的鐘，以聲或光的形式提醒。如數字鬧鐘、字謎鬧鐘、小雞鬧鐘、禮品小鬧鐘、旅行鬧鐘、卡通鬧鐘、機械鬧鐘、石英鬧鐘、卡通語言鐘、掃描鐘、打鈴鐘、工藝鐘等系列產品。制造者們根據社會的需求為人類定制各種各樣的產品。 數字 鐘在向美觀化、多功能化、時尚化的方面發(fā)展 ，人們對數字鐘的要求也越來越高，傳統的時鐘已不能滿足人們的要求。數字 鐘是一種利用數字電路來顯示秒、分、時的計時裝置，與傳統的機械鐘相比，它具有走時準確、顯示直觀、無機械傳動裝置等優(yōu)。 多功能數字鐘不管在性能還是在樣式上都發(fā)生了質的變化。 數字鐘被廣泛用于個人家庭，車站，碼頭、辦公室等公共場所，成為人們日常生活中的必需品。由于數字集成電路的發(fā) 展和石英晶體振蕩器的廣泛應用，使得數字鐘的精度運用超過老式鐘表，鐘表的數字化給人們生產生活帶了極大的方便，而且大大地擴展了鐘表原先的報時功能。 諸如定時自動報警、按時自動打鈴、時間程序自動控制、定時廣播、自動起閉路燈、定時開關烘箱、通斷動力設備、甚至各種定時電氣的自動啟用等，所有這些，都是以鐘表數字化為基礎的。因此，研究數字鐘及擴大其應用，有著非?，F實的意義。 數字鐘可以由各種技術實現，如用數字電路、單片機等技術實現。利用可編程邏輯器件具有其他方式沒有的特點，它具有易學、方便、新穎、有趣、直觀，設計與實驗成 功率高、理論與實踐結合緊密、體積小、量大、 I/O口豐富、編程和加密等特點，并且它還具有開放的界面、豐富的設計庫、模塊化的工具以及 LPM定制等優(yōu)良性能，應用非常方便。因此，本設計采用可編程邏輯器件實現。 本文 采用的 是基于 FPGA 的多功能數字時鐘系統設計。研究了如何以現場可編程門陣列FPGA 為載體，運用高級硬件描述語言 VHDL 進行系統功能編程，并通過 QUARTUS II 環(huán)境進行仿真，驗證多功能數字鐘的功能是否滿足以下基本指標：具有年、月、日、時、分、秒 畢業(yè)設計（論文）報告紙 2 計數顯示功能；具有整點報時功能；可以對年、月、日、時、分及秒 進行單獨校對，使其校正到標準時間；并進行優(yōu)化完善。 FPGA 即現場可編程門列陣，它是 1985 年由美國 Xilinx 公司首家推出的一種新型的可編程邏輯器件。 FPGA 在結構上由邏輯功能塊陣列，并由可編程的內部連線連接這些功能塊來實現一定的邏輯功能。 FPGA 的功能由邏輯結構的配置數據決定，工作時，這些配置數據放在片內 SRAM 或者熔絲圖上。使用 SRAM 的 FPGA 器件，在工作前需要從芯片外部加載配置數據，這些配置數據可以放在片外的 EPROM 或其他儲存體上，人們可以控制加載過程，在現場修改器件的邏輯功能。 FPGA 的發(fā)展 十分迅速，目前已達到超過 300 萬門 /片的集成度、 3ns 內部延時的水平。除 Xilinx 公司外， Altera 和 Actel 等公司也提供高性能的 FPGA 芯片。 本文使用 Altera 公司的 ACEX1K 系列的 FPGA，型號為 EP1K30Q208. 課題研究的主要任務 設計具有如下功能的數字鐘： 1）該數字鐘能進行正常的時鐘走時功能以及日期的計時功能。 2）在 KH310 設置專門按鍵 K3 用來進行模式切換，當按鍵置 “ 1” 時，顯示年、月、日；當按鍵置 “ 0” 時，顯示時、分、 秒。 3）在 KH310 上設有專門的按 鍵 K K2 實現年、月、日和時、分、秒的校對功能。當按下 K1 鍵時進入校時模式， K2 按鍵為各模塊計時值得更改按鍵。 4）同時設有 5 個校時模式下的 LED 燈，編號為 ① 、 ② 、 ③ 、 ④ 、 ⑤ 。當 ① 燈被點亮時表示進入調時模式下的分調時，當 ② 燈被點亮時表示進入調時模式下的時調時，當 ③ 燈被點亮時表示進入調時模式下的天調時，當 ④ 燈被點亮時表示進入調時模式下的月調時，當 ⑤ 燈被點亮時表示進入調時模式下的年調時。 5）本時鐘帶有整點報時功能，用一個 LED 燈的點亮一秒 來 表達，該 LED 燈編號為 ⑥ 。當檢測的秒、分計數模塊的值都為 “00”時 ⑥ 燈會被點亮一秒鐘，然后熄滅。 各個模塊設計好后，通過綜合仿真軟件 QuartusⅡ 采用 VHDL 實現，仿真該系統的各個功能模塊，并在綜合開發(fā)實驗系統 KH310 上調試時鐘系統的整體功能。 畢業(yè)設計（論文）報告紙 3 第二章 硬件描述語言 VHDL VHDL 語言簡介 VHDL 語言的特點 與其他硬件描述語言相比， VHDL 具有以下特點 [1]： 1）功能強大、設計靈活 VHDL 具有功能強大的語言結構，可以用簡潔明確的源代碼來描述復雜的邏輯控制。它具有多層次的設計描述功能，層層細化，最后可直接生成電路級描述。 VHDL 支持 同步電路、異步電路和隨機電路的設計，這是其他硬件描述語言所不能比擬的。 VHDL 還支持各種設計方法，既支持自底向上的設計，又支持自頂向下的設計；既支持模塊化設計，又支持層次化設計。 2）支持廣泛、易于修改 由于 VHDL 已經成為 IEEE 標準所規(guī)范的硬件描述語言，目前大多數 EDA 工具幾乎都支持 VHDL，這為 VHDL 的進一步推廣和廣泛應用奠定了基礎。在硬件電路設計過程中，主要的設計文件是用 VHDL 編寫的源代碼，因為 VHDL 易讀和結構化，所以易于修改設計。 3）強大的系統硬件描述能力 VHDL 具有多層次的設計 描述功能，既可以描述系統級電路，又可以描述門級電路。而描述既可以采用行為描述、寄存器傳輸描述或結構描述，也可以采用三者混合的混合級描述。另外， VHDL 支持慣性延遲和傳輸延遲，還可以準確地建立硬件電路模型。 VHDL 支持預定義的和自定義的數據類型，給硬件描述帶來較大的自由度，使設計人員能夠方便地創(chuàng)建高層次的系統模型。 4）獨立于器件的設計、與工藝無關 設計人員用 VHDL 進行設計時，不需要首先考慮選擇完成設計的器件，就可以集中精力進行設計的優(yōu)化。當設計描述完成后，可以用多種不同的器件結構來實現其功能。 5） 很強的移植能力 VHDL 是一種標準化的硬件描述語言，同一個設計描述可以被不同的工具所支持，使得設計描述的移植成為可能。 畢業(yè)設計（論文）報告紙 4 6）易于共享和復用 VHDL 采用基于庫 （ Library） 的設計方法，可以建立各種可再次利用的模塊。這些模塊可以預先設計或使用以前設計中的存檔模塊，將這些模塊存放到庫中，就可以在以后的設計中進行復用，可以使設計成果在設計人員之間進行交流和共享，減少硬件電路設計。 VHDL 語言結構 VHDL 語言通常包括庫說明、實體說明、結構體說明 3 個部分 [2]。 VHDL 提供 5 個庫，IEEE 庫 ， STD 庫， VITAL 庫，自定義庫和 WORK 庫。 庫 (Library)是一些常用代碼的集合，有利于設計的重用和代碼的共享。代碼通常以函數（ FUNCTION） 、過程（ PROCEDURE）或元件（ COMPONENT）等標準形式存放在包集（ PACKAGE）中，用戶可以根據需要對其進行編譯。 VHDL 設計中 3 個常用的庫： ieee 庫，std 庫和 work 庫。 實體是一個設計實體的表層設計單元，是對設計實體與外部電路進行的接口描述，是設計實體經封裝后對外