畢業(yè)設(shè)計外文翻譯--基于c51兼容微處理器單片機的pwm控制器設(shè)計-其他專業(yè)(參考版)
2025-01-23 04:17本頁面
【正文】 這種在 EDA 平臺的仿真結(jié)果已證明了它的和諧性和有用性。當(dāng)?shù)竭_ PWM 邊沿時，死區(qū)時間被載入計時器，根據(jù)是否是上升沿或下降沿，在互補輸出端口上的其中一個過度被延遲，直到計數(shù)器降為 0。 PWM 模塊的互補輸出對已有一個用于產(chǎn)生 死區(qū)時間插入的 8 位計數(shù)器。在互補模式時產(chǎn)生 PWM 輸出信號的過程中，死區(qū)時間將被插入在以下這部分講述。 圖 7 PWM互補輸出的典型電路 PWM I/O 口通過在 PWMCON 中設(shè)置適當(dāng)?shù)?CPWM 位選擇互補模式，在這種情況下， PSWL是有效果的。 PWM 通道和輸出口都是通過通道選擇邏輯內(nèi)部配置的，如圖 7 所示。這種逆變器拓撲學(xué)是典型的外文翻譯 12 直流裝置。 Tr4 和 Tr3 分別與 PWM0和 PWM1相連，實際上，從圖看，單片機的 P1[5]/P[4]口被用做 PWMH/PWML或是一般的 I/O 口。 PWM I/O 口通過默認意見復(fù)位設(shè)置為獨立模式，但死區(qū)時間電機不能在獨立模式下工作。在 PWM0/PWML口的信號是從 PWM0 電機產(chǎn)生的。當(dāng)在 PWMCON 寄存器中相應(yīng)的 CP 位設(shè)置為 0，特殊的 PWM 輸出模塊是在獨立的輸出模式里。在這部分兩種模式將分別被詳細講述，從 VCS EDA 平臺的 PWM 模塊的仿真結(jié)果證明這種設(shè)計。通過在 PWMCON 寄存器中設(shè)置相應(yīng)的位 CPWM，如圖四所示，用戶可以選擇其中一個運行模式。從表中可以清楚得看出，信號的CP 和 CPWM 控制 PWM1 和 PWML的來源，這兩個控制信號的詳細情況將在第三部分講述，死區(qū)時間電機的結(jié)構(gòu)也將在一下部分的連續(xù)性互補模式中講述。該系統(tǒng)由四分頻或 十二分頻的系統(tǒng)時鐘信號合成，時鐘信號的頻率可通過對在特殊寄存器 PWMCON 中的 PWM0 電機的 T3M 或 PWM1 電機的 T4M 的值進行設(shè)置而調(diào)整，如圖 4 所示：對于 PWM0 電機，當(dāng) T3M 設(shè)置為零時， 16 位計數(shù)器時鐘將被默認預(yù)分為四分頻，當(dāng) T3M 設(shè)置為 1 時，始終將被十二分頻； PWM 同樣有這種功能。用戶可以通過執(zhí)行一些代碼使PWM 模塊初始化，從而啟動其功能。通過操作模式， PWM 模塊產(chǎn)生一個或更多的脈寬模塊信號，它們的比率可以自主調(diào)整。第三部分描述兩種操作模式。 該 PWM 模塊， 通過 初始化控制寄存器和寄存器 的 占空比 ， 可以支持 PWM 脈沖信號 ，用 剛才提到的上述三種方法調(diào)整占空比和幾個操作模式，以增 加 用戶 彈性 。這種方法將在文章中講述。 一般情況下，有四中方法可以產(chǎn)生 PWM 信號，正如以下：（ 1）由獨立邏輯元件組成的裝置產(chǎn)生，這種是原始的方法，現(xiàn)在已被淘汰；（ 2）通過軟件產(chǎn)生，這種方法需要 CPU持續(xù)操作代碼來控制 I/O 口，以致于 CPU不能做其他任何事。在電機系統(tǒng)中的應(yīng)用，如圖 1 所示，通過調(diào)整電源開關(guān)的占空比，來控制電機的速度，如圖 2 所示，平均電壓通過改變占空比來控制電機的速度（在圖中 D=t1/T） ,這樣當(dāng)電機的電源打開時，它的速度加快，相反，當(dāng)電源關(guān)閉時，速度下降。The PWM module also has the following features: ? Two PWM signal outputs with plementary or independent operation ? Hardware deadtime generators for plementary mode 外文翻譯 3 ? Duty cycle updates are configurable to be immediated or synchronized to the PWM Architecture of PWM Module Details of the architecture PMW generator The architecture of the 2output PWM generator shown in is based on a 16bit resolution counter which creates a pulsewidth modulated signal. The system is synthesized by a system clock signal whose frequency can be divided by 4 times or 12 times through setting the value of T3M for PWM0 or T4M for PWM1 in the special register PWMCON as shown in . To PWM0 generator, the clock to 16bit counter will be predivided by 4 times by default when T3M is set to zero. And the clock will be divided by 12 times when T3M is set to 1. This is also true for PWM1. The other bits in PWMCON are explained in detail in Table 1. Fig .4 Bit Mapping of PWMCON 外文翻譯 4 Table 1: The Bit Definition in PWMCON Channelselect logic The follow Fig. 5 shows the channelselect logic which is useful in Complem
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1