基于dspbuilder的fir數(shù)字濾波器的仿真設(shè)計(jì)-wenkub.com
2024-11-30 13:10 本頁面
【正文】 在系統(tǒng)的設(shè)計(jì)過程中，雖然遇到了很多不同程度的問題和困難，但最后基本上均以解決，系統(tǒng)能夠順利運(yùn)行并完成各項(xiàng)功能。在利用FPGA進(jìn)行數(shù)字濾波器的開發(fā)時(shí)，采用基于Matlab環(huán)境的DSP Builder作為設(shè)計(jì)工具可以更方便的建立模型，完成整個(gè)設(shè)計(jì)。這樣就完成了一個(gè)20階直接I型FIR低通濾波器的設(shè)計(jì)。圖815 量化后的幅頻、相頻響應(yīng)量化在帶來實(shí)現(xiàn)方便的同時(shí)也帶來了量化噪聲，圖816顯示了量化帶來的噪聲分析。圖813 量化優(yōu)化設(shè)置對(duì)話框圖814中顯示了量化后的部分系數(shù)值。圖812 量化參數(shù)設(shè)置在濾波器的設(shè)計(jì)指標(biāo)中，已經(jīng)提到FIR濾波器的輸入位寬是9位，表示為有符號(hào)數(shù)。所以必須進(jìn)行量化，并對(duì)得到的系數(shù)進(jìn)行歸一化。由于直接I型FIR濾波器只有零點(diǎn)，所以在圖810中不存在極點(diǎn)。圖86 幅頻響應(yīng)與相頻響應(yīng)的比較4. 選擇菜單“Analysis”→“Group Delay Response”，啟動(dòng)群延時(shí)分析，波形如圖87所示。圖85顯示了濾波器的相頻響應(yīng)。圖84顯示了濾波器的幅頻響應(yīng)圖，x軸為頻率，y軸為幅度值（單位為dB）。其系統(tǒng)函數(shù)可用下式來表示： （81）顯然上式可以寫成： （82）即可以看成是一個(gè)19階的FIR濾波器的輸出結(jié)果經(jīng)過了一個(gè)單位延時(shí)單元，以在FDATool中把它當(dāng)成19階FIR濾波器來計(jì)算參數(shù)。 Analysis Tool(FDATool)”，打開FDATool，如圖82所示。在此利用MATLAB來完成FIR濾波器系數(shù)確定。設(shè)計(jì)好的20階濾波器如圖79所示。）圖77 fir4tap子系統(tǒng)圖78 fir4tap子系統(tǒng)內(nèi)部原理圖復(fù)制5個(gè)fir4tap,并將它們銜接起來。建立一個(gè)新的DSP Builder模型，復(fù)制上節(jié)的FIR4tap模型到新模型。在本設(shè)計(jì)中輸入序列的位寬設(shè)為9位。為了使該濾波器節(jié)的調(diào)用更為方便，在x輸入后插入一個(gè)延時(shí)單元，由3階濾波器演變成一個(gè)4階的，不過常系數(shù)項(xiàng)（系數(shù)項(xiàng)）恒為0。圖73 帶仿真模塊的3階濾波器模型新增的仿真模塊的參數(shù)作如下設(shè)置： Chirp Signal:模塊：（Chirp Signal） 庫：Simulink中Sources庫 參數(shù)“Initial Frequency（Hz）”設(shè)為“1” 參數(shù)“Target time”設(shè)為“10”參數(shù)“Frequency at target time（Hz）”設(shè)為“1” 參數(shù)“Interpret vectors parameter as 1D ”選中 Gain 模塊：（Gain） 庫：Simulink中Math Operations 庫 參數(shù)“Gain”設(shè)為“Element wise（K.*Vu）” Scope模塊：（Scope） 庫：Simulink中sinks庫參數(shù)“Number of Axes”為“2”其中，Chirp Signal模塊為線性調(diào)頻信號(hào)發(fā)生模塊，~1Hz。設(shè)計(jì)好的3階直接I型FIR濾波器模型圖可以參見圖72。使用DSP Builder可以方便地在圖形化環(huán)境中設(shè)計(jì)FIR數(shù)字濾波器，而且濾波器系數(shù)的計(jì)算可以幫助Matlab強(qiáng)大的計(jì)算能力和現(xiàn)成的濾波器設(shè)計(jì)工具來完成。另外，DSP Builder在產(chǎn)生TestBench的同時(shí)，還產(chǎn)生了針對(duì)ModelSim仿真的Rcl腳本來簡化用戶的操作，掩蓋ModelSim仿真時(shí)的復(fù)雜性。在圖61的流程中，其中有個(gè)流程在DSP設(shè)計(jì)中是不可或缺的，那就是HDL仿真。綜合器在綜合操作后會(huì)產(chǎn)生一個(gè)網(wǎng)表文件，以供下一個(gè)流程使用。由上一步的DSP Builder設(shè)計(jì)流程得到VHDL文件（），送入綜合器進(jìn)行綜合。圖61 DSP Builder設(shè)計(jì)流程為了針對(duì)不同用戶的設(shè)計(jì)目的和設(shè)計(jì)要求，DSP Builder提供了兩種不同的設(shè)計(jì)流程，主要可以分為自動(dòng)流程和手動(dòng)流程。圖61是利用DSP Builder進(jìn)行DSP設(shè)計(jì)的流程框圖。但是，如果采用FPGA來實(shí)現(xiàn)，就可以采用并行結(jié)構(gòu)，在一個(gè)時(shí)鐘周期內(nèi)得到一個(gè)FIR濾波器的輸出。 最基本的FIR濾波器可用下式表示： （22）其中是輸入采樣序列，是濾波器系數(shù)，L是濾波器的系數(shù)長度，表示濾波器的輸出序列。FIR濾波器的設(shè)計(jì)方法和IIR濾波器的設(shè)計(jì)方法有很大的不同。在IIR濾波器中通常的相位是不可能得到的，因此主要考慮幅度指標(biāo)。（二）FIR和IIR濾波器的比較在很多實(shí)際應(yīng)用中如語音和音頻信號(hào)處理中，數(shù)字濾波器來實(shí)現(xiàn)選頻功能。采用一種基于DSP Builder 的FPGA設(shè)計(jì)方法，使FIR濾波器設(shè)計(jì)較為簡單易行，并能滿足設(shè)計(jì)要求。 DSP Builder。通過仿真與驗(yàn)證，本系統(tǒng)所設(shè)計(jì)的數(shù)字濾波器能夠成功運(yùn)行，且所設(shè)計(jì)濾波器穩(wěn)定性好，精確度高，不易受環(huán)境影響。隨著微電子技術(shù)的發(fā)展，數(shù)字信號(hào)處理得到了飛速發(fā)展。數(shù)字濾波器是譜分析、雷達(dá)信號(hào)處理、通信信號(hào)處理應(yīng)用中的基本處理算法，在數(shù)字音頻、圖像處理、數(shù)據(jù)傳輸、生物醫(yī)學(xué)等領(lǐng)域得到了廣泛應(yīng)用。在利用FPGA進(jìn)行數(shù)字濾波器的開發(fā)時(shí)，采用基于Matlab環(huán)境的DSP Builder作為設(shè)計(jì)工具可以更方便的建立模型，完成整個(gè)設(shè)計(jì)。 Simulation. 目錄一、前言 1（一）數(shù)字濾波器的概念以及分類 1（二）FIR和IIR濾波器的比較 1二、FIR數(shù)字濾波器的原理 3六、DSP BUILDER設(shè)計(jì)流程 14七、基于DSP BUILDER設(shè)計(jì)FIR數(shù)字濾波器 17（一）3階常系數(shù)FIR濾波器的設(shè)計(jì) 17（二）4階FIR濾波器節(jié)的設(shè)計(jì) 21（三）20階FIR濾波器模型設(shè)計(jì) 25八、基于MATLAB的濾波器設(shè)計(jì)工具 30（一）濾波器指標(biāo) 30（二）打開MATLAB的FDATOOL 30（三）選擇DESIGN FILTER 31（四）濾波器分析 33（五）量化 36（六）導(dǎo)出濾波器系數(shù) 39（七）修改FIR濾波器模型添加參數(shù) 41（八）導(dǎo)出濾波器系數(shù)的另一種方法 41九、結(jié)束語 43一、前言（一）數(shù)字濾波器的概念以及分類所謂數(shù)字濾波器是指輸入輸出均為數(shù)字信號(hào)，通過一定的運(yùn)算關(guān)系改變輸入信號(hào)中所含頻率成分的相對(duì)比例或者濾除某些頻率成分的器件。設(shè)FIR濾波器單位脈沖響應(yīng)長度為N，其系統(tǒng)函數(shù)為： （11）是的（N1）次多項(xiàng)式，它在z平面上有（N1）個(gè)零點(diǎn)，原點(diǎn)z=0是（N1）階重極點(diǎn)。因此，指標(biāo)的形式應(yīng)為頻域中的幅度和相位響應(yīng)。IIR數(shù)字濾波器的設(shè)計(jì)和模擬濾波器的設(shè)計(jì)有著密切的聯(lián)系。
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1