模擬電子電路組合邏輯電路2-wenkub.com
2025-02-03 15:06 本頁(yè)面
【正文】 用于實(shí)現(xiàn)組合邏輯電路的 MSI 組件主要有譯碼器和數(shù)據(jù)選擇器。 以 MSI 組件為基本單元的電路設(shè)計(jì)，其最簡(jiǎn)含義是： MSI 組件個(gè)數(shù)最少，品種最少，組件之間的連線最少。1. 加封鎖脈沖2. 加選通脈沖3. 修改邏輯設(shè)計(jì)4. 接入濾波電容消除冒險(xiǎn)的方法： 組合邏輯電路本章小結(jié)數(shù)據(jù)選擇器的作用 是 根據(jù)地址碼的要求，從多路輸入信號(hào)中選擇其中一路輸出?！ ∵壿嬮T(mén)因輸入端的 競(jìng)爭(zhēng)而導(dǎo)致輸出產(chǎn)生 不應(yīng)有的尖峰干擾脈沖的現(xiàn)象，稱(chēng)為冒險(xiǎn)。 依次類(lèi)推，直至最低位比較結(jié)束。 用于比較兩個(gè)數(shù)的大小。各位運(yùn)算并行進(jìn)行。1111110011101010100110110010100110000000CiSiCi1BiAi輸 出輸 入AiBiSiCiCO∑CICi1 組合邏輯電路 (二 ) 多位加法器 實(shí)現(xiàn)多位加法運(yùn)算的電路 其低位進(jìn)位輸出端依次連至相鄰高位的進(jìn)位輸入端，最低位進(jìn)位輸入端接地。 加法器和數(shù)值比較器 組合邏輯電路一、加法器 (一 ) 加法器基本單元半加器 Half Adder，簡(jiǎn)稱(chēng) HA。該題可用代數(shù)法或卡諾圖法求解。而任何一個(gè)邏輯函數(shù)都可表示成最小項(xiàng)表達(dá)式， 當(dāng)邏輯函數(shù)的變量個(gè)數(shù)和數(shù)據(jù)選擇器的地址輸入變量個(gè)數(shù)相同時(shí)，可直接 將邏輯函數(shù)輸入變量有序地接數(shù)據(jù)選擇器的地址輸入端 。 輸出哪一路數(shù)據(jù)由地址碼 A1 A0 決定 。數(shù)據(jù)選擇器 2 的輸出 內(nèi)含兩個(gè)相同的 4 選 1 數(shù)據(jù)選擇器。 選擇哪一路信號(hào)輸出由地址碼決定?！?數(shù)據(jù)選擇器和數(shù)據(jù)分配器 組合邏輯電路D0YD1D2D34 選 1 數(shù)據(jù)選擇器工作示意圖A1 A0一、數(shù)據(jù)選擇器和數(shù)據(jù)分配器的作用 數(shù)據(jù)選擇器 : 根據(jù)地址碼的要求，從多路輸入信號(hào)中 選擇其中一路輸出的電路 .又稱(chēng)多路選擇器 (Multiplexer，簡(jiǎn)稱(chēng) MUX)或多路開(kāi)關(guān)。 組合邏輯電路數(shù)字電子技術(shù)第十三講 組合邏輯電路第 6 章 組合邏輯電路 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)加法器和數(shù)值比較器數(shù)據(jù)選擇器 與數(shù)據(jù)分配器小結(jié) 組合邏輯電路主要要求：理解數(shù)據(jù)選擇器和數(shù)據(jù)分配器的作用。多路輸入 一路輸出地址碼輸入 10=D1 常用 2 選 4 選 8 選 1和 16 選 1 等數(shù)據(jù)選擇器。8 選 1 數(shù)據(jù)選擇器CT74LS151 真值表 D7D71110D6D60110D5D51010D4D40010D3D31100D2D20230D1D11000D0D00000101YYA0A1A2ST輸 出輸 入 組合邏輯電路因?yàn)槿?A2A1A0=000，則因?yàn)槿?A2A1A0=010，則Y=D0
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1