數(shù)字電路基礎(chǔ)之門電路和組合邏輯電路-wenkub.com
2024-12-29 17:53 本頁(yè)面
【正文】 掌握邏輯代數(shù)的基本運(yùn)算法則和應(yīng)用邏輯代數(shù)分析和設(shè)計(jì)簡(jiǎn)單的組合邏輯電路。24線譯碼器A B C D三態(tài)門 三態(tài)門 三態(tài)門 三態(tài)門總線140000全為 1工作原理 ：（以 A0A1=00為例）數(shù)據(jù)24線譯碼器A B C D三態(tài)門 三態(tài)門 三態(tài)門 三態(tài)門總線脫離總線141（ 2）顯示譯碼器二 十進(jìn)制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來(lái)，這就要用到顯示譯碼器 。譯碼器的輸入： 一組二進(jìn)制代碼譯碼器的輸出： 一組高低電平信號(hào)135例如： 3/8譯碼器譯碼過(guò)程 ：輸入為一組三位二進(jìn)制，譯成對(duì)應(yīng)的八個(gè)輸出信號(hào)。 例如： 10/4線優(yōu)先編碼器的編碼過(guò)程 ：輸入信號(hào)（ I1I9)的優(yōu)先次序?yàn)椋?I9I1。輸入是0~9十個(gè)數(shù)字，輸出的是對(duì)應(yīng)的二進(jìn)制代碼。（ 1）二進(jìn)制編碼器將一系列信號(hào)狀態(tài)編制成二進(jìn)制代碼。bn 1sn 全加器an bn 1sn 全加器anA2 A1B2 B1D2 D1C 串行進(jìn)位125其它組件：SN74H83四位串行進(jìn)位全加器。邏輯狀態(tài)表見(jiàn)下頁(yè)1191nnnnnn c)baba(c)baba(s nnN1nn ?+++=1201nnnnnn c)baba(c)baba(s nnN1nn ?+++=半加和：所以：121 全加器的和是半加器 S與前級(jí)進(jìn)位 Cn1的異或邏輯，因此可用兩個(gè)半加器組成一個(gè)全加器。115（ 1）半加器： 半加運(yùn)算不考慮從低位來(lái)的進(jìn)位A加數(shù)； B被加數(shù)； S本位和；C進(jìn)位。一、加法器（它是計(jì)算機(jī)系統(tǒng)的基本部件之一）1 1 0 11 0 0 1+舉例： A=1101, B=1001, 計(jì)算 A+B011010011114加法運(yùn)算的基本規(guī)則 ：（ 1）逢二進(jìn)一。109邏輯狀態(tài)表畫(huà)出卡諾圖：110用卡諾圖化簡(jiǎn)ABC00 01 11 1001 ABACBC111 根據(jù)邏輯表達(dá)式畫(huà)出邏輯圖。 首先指明邏輯符號(hào)取 “0”、 “1”的含義 。畫(huà)出邏輯圖。 AB F104真值表相同為 “0”不同為 “1”異或門=1105例：分析下圖的邏輯功能。分析步驟：用邏輯代數(shù)或卡諾圖對(duì)邏輯代數(shù)進(jìn)行化簡(jiǎn)。101狀態(tài)未給出，即是無(wú)所謂狀態(tài)。（ 4）注意利用無(wú)所謂狀態(tài)，可以使結(jié)果大大簡(jiǎn)化。ABC00 01 11 1001F( A , B , C )=?( 1 , 2 , 4 , 7 )1,2,4,7單元取 1，其它取 085ABCD00 01 11 100001111086邏輯圖： 把相應(yīng)的邏輯關(guān)系用邏輯符號(hào)和連線表示出來(lái)。 80邏輯相鄰邏輯相鄰的項(xiàng)可以合并，消去一個(gè)因子81卡諾圖：將 n個(gè)輸入變量的全部最小項(xiàng)用小方塊陣列圖表示，并且將邏輯相臨的最小項(xiàng)放在相臨的幾何位置上，所得到的陣列圖就是 n變量的 卡諾圖 。78n個(gè)變量可以有 2n個(gè)組合，一般按二進(jìn)制的順序，輸出與輸入狀態(tài)一一對(duì)應(yīng)，列出所有可能的狀態(tài)。 邏輯代數(shù)一、邏輯代數(shù)運(yùn)算法則在數(shù)字電路中，我們要研究的是電路的輸入輸出之間的邏輯關(guān)系，所以數(shù)字電路又稱 邏輯電路 ，相應(yīng)的研究工具是 邏輯代數(shù)（布爾代數(shù)） 。ID58（ 3）增強(qiáng)型 N溝道 MOS管的特性曲線轉(zhuǎn)移特性曲線0IDUGSVT59輸出特性曲線IDU DS0UGS060二、 NMOS門電路 NMOS“非 ”門電路0 UDSIDuiuoUCCR負(fù)載線ui=“1”ui=“0”uo=“0” uo=“1”61uiuoUCCuiuoUCC實(shí)際結(jié)構(gòu) 等效結(jié)構(gòu)62 ”與非 ”門電路AYUCCB63 ”或非 ”門電路AYUCCB64三、 CMOS反相器（互補(bǔ)對(duì)稱）UCCST2DT1A FNMOS管PMOS管CMOS電路65UCCST2DT1ui uoui=0截止ugs2=?UCC導(dǎo)通u０ =“１ ” “非 ”門電路66UCCST2DT1ui uoui=１導(dǎo)通截止u０ =“０ ”67 “與非 ”門電路（略） “或非 ”門電路（略）68三、 CMOS電路的優(yōu)點(diǎn)１、靜態(tài)功耗小。56PN NGS DUDSUGS當(dāng) UDS不太大時(shí)，導(dǎo)電溝道在兩個(gè) N區(qū)間是均勻的。缺點(diǎn)：工作速度較低。38懸空的輸入端相當(dāng)于接高電平。 典型值 UOH= UOL ? 。22167。?1ABCF異或： 條件A、 B有一個(gè)具備，另一個(gè)不具備則 F 發(fā)生。?1ABCF邏輯符號(hào)AE FBC14F=A+B+C邏輯
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1