eda技術第二章fpgacpld結構與應用-wenkub.com
2024-12-29 06:59 本頁面
【正文】 ? 內(nèi)部邏輯測試：掃描寄存器、嵌入式邏輯分析儀? JTAG邊界掃描： BST（ Board Scan Test） 產(chǎn)品概述產(chǎn)品概述? CPLD分解組合邏輯的功能很強 FPGA的一個 LUT只能處理 4輸入的組合邏輯? CPLD適合用于設計譯碼等復雜組合邏輯設計復雜的時序邏輯，使用 FPGA較好? CPLD一般只能做到 512個邏輯單元FPGA芯片中包含的 LUT和觸發(fā)器的數(shù)量非常多，往往都是幾千上萬? CPLD擁有上電即可工作的特性大部分 FPGA需要一個加載過程1. Altera2. Xilinx3. Lattice 編程與配置編程與配置常見的大規(guī)模 PLD的編程工藝有三種：1. 基于電可擦除存儲單元的 EEPROM或FLASH技術2. 基于 SRAM查找表的編程單元3. 基于反熔絲單元1. CPLD的的 ISP編程編程2. FPGA的配置的配置3. 專用器件配置專用器件配置 FPGA4. 單片機配置單片機配置
法律信息相關推薦
鄂ICP備17016276號-1