【正文】 但是，很高興能認(rèn)識到這門具有非常強(qiáng)悍潛力的知識，這門技術(shù)的背后非常的廣闊，需要更多的知識和創(chuàng)造力。未來， VGA 接口的圖像與視頻監(jiān)控系統(tǒng)應(yīng)用將會很有市場。 利用可編程邏輯器件可以很方便地實(shí)現(xiàn)數(shù)字系統(tǒng)設(shè)計(jì)，基于 FPGA 器件的 VGA 控制器可以實(shí)現(xiàn)顯示器的實(shí)時(shí)顯示。 //紅 else h_dat = 939。 //黃 else if(vcount 394) h_dat = 939。 //粉 else if(vcount 274) h_dat = 939。 //白 else if(vcount 154) h_dat = 939。v_video_on) if(vcount 34) h_dat = 939。 //紅 else v_dat = 939。 //黃 else if(hcount 523) v_dat = 939。 //粉 else if(hcount 363) v_dat = 939。 //白 else if(hcount 203) v_dat = 939。v_video_on) if(hcount 43) v_dat = 939。 green[2:0]=h_dat[5:3]~^v_dat[5:3]。 green[2:0]=h_dat[5:3]^v_dat[5:3]。 green[2:0]=v_dat[5:3]。 green[2:0]=0。//紅 green[2:0]=0。amp。b101。amp。amp。(vcountt2+50) )//方格 12 begin red[2:0]=bg[2:0]。(hcount350)amp。b101。(t2vcount)amp。b0: if((100hcount)amp。 end else begin red[2:0]=0。amp。amp。(vcountt5+50) )//方格 11 begin red[2:0]=bg[2:0]。(hcount400)amp。 green[2:0]=bg[5:3]。amp。 blue[2:0]=bg[8:6]。(t5vcount)amp。 end else if( (250hcount)amp。(vcountt4+50) )//方格 8 begin red[2:0]=0。(hcount450)amp。 blue[2:0]=339。(t4vcount)amp。 end else if((450hcount)amp。(vcountt3+50) )//方格 6 begin red[2:0]=0。(hcount500)amp。 blue[2:0]=339。(t3vcount)amp。 end else if((400hcount)amp。(vcountt2+50) )//方格 4 begin red[2:0]=0。(hcount250)amp。b101。(t2vcount)amp。 end else if((150hcount)amp。(vcountt2+50) )//方格 2 begin red[2:0]=0。(hcount150)amp。b101。(t1vcount)amp。b1: if((100hcount)amp。amp。 else if(t6==400) t6=400。amp。(vcount==524)amp。(t5!=400)) t5=t5+1。 else if((k250)amp。amp。amp。(t4!=350)) t4=0。 end //定義方格 7/動作 always(posedge clk) begin if((k10)amp。(vcount==524)amp。amp。 else if(t2==400) t2=400。amp。(vcount==524)amp。(t1!=350)) t1=t1+1。 else if((k=10)amp。amp。 end end //定義變換顏色 always(posedge clk1) if(vcount==524) bg=bg+1。//經(jīng)多次仿真實(shí)驗(yàn)得出 1000,邏輯分析儀可看出是 3e8h end //四分頻 always(posedge clk) begin //分頻 1 if(j==2) begin j=839。 end //場有效區(qū) always(posedge clk) begin if(vcount479) v_video_on=1。(vcount =497)) vsync =0 。(hcount =663)) hsync =0。 else if(hcount==729) vcount=vcount+1。//屏計(jì)數(shù)器 wire on。 reg [9:0]t5。 reg [9:0]t1。 reg [8:0]h_dat。 reg [2:0]green。 reg v_video_on。 output hsync,vsync。更改存儲的顯示的內(nèi)容，還可以實(shí)現(xiàn)顏色循環(huán)的彩條以及 其他的各種形狀等 [27]。設(shè)計(jì)產(chǎn)生 8 個(gè)彩條，將 480 行的像素分成 8 份，用 vcont 來控制計(jì)數(shù)區(qū)域。 獨(dú)立按鍵的 I/O 分配： KEY1: PIN 144 KEY2: PIN 145 分別作為復(fù)位按鈕和 SW 控制。 prom_DHM U4(.addr(rom_addr4), .M(M) )。 assign clr=btn[3]。 wire clr,clk25,vidon。 blue=0。 else vidon=0。amp。 else vsync=1。 end //場同步信號計(jì)數(shù)器 always(posedge clk or posedge clr) begin if(clr==1) vc=0。 //Enable the vertical counter to increment end else begin hc=hc+1。 //場顯示前沿 =511(2+29+480) reg vsenable。 //行顯示前沿 =784(128+16+640) parameter vbp=1039。 //行數(shù) =521 parameter hbp=1039。 parameter hpixels=1039。開發(fā)板的 DDR SDRAM 提供了一個(gè)足夠的顯示緩 沖區(qū)。 一個(gè)獨(dú)立的計(jì)數(shù)器產(chǎn)生垂直時(shí)序信號。 //25mhz endmodule VGA 時(shí)序控制模塊用于產(chǎn)生 640*480 顯示范圍，并控制顯示范圍和消隱范圍以及產(chǎn)生水平同步時(shí)序信號 hs 和垂直同步時(shí)序信號 vs 的值。 reg[24:0] q。顯示器的像素分辨率是 640 480，像素時(shí)鐘 25Mhz，刷新頻率 60Hz177。 圖 VGA 控制器時(shí)序信號 圖 各時(shí)序之間的聯(lián)系 設(shè)計(jì)方案 設(shè)計(jì)方案如下： 將圖像控制模塊分為這樣幾部分：二分頻電路（ ）、 VGA時(shí)序控制模塊（ ）、存儲器讀出模塊（ ）。圖 7說明了每個(gè)時(shí)序的聯(lián)系。最小的刷新頻率是取決于顯示器的亮度和電子束的強(qiáng)度，實(shí)際頻率一般在 60～ 120Hz之間。然后，控制器接收并利用視頻數(shù)據(jù)在適當(dāng)?shù)臅r(shí)間顯示，電子束移動到指定的像素點(diǎn)。控制器產(chǎn)生同步脈沖 TTL電平來設(shè)置電流通過偏轉(zhuǎn)磁鐵的頻率，以確保像素或視頻數(shù)據(jù)在適當(dāng)?shù)臅r(shí)間送給電子槍。如果電子束從后返回左或頂邊，顯示屏并不顯示任何信息。盡管下面的描述僅限于 CRT， LCD已經(jīng)發(fā)展到可以同 CRT使用同樣的時(shí)序信號了。 VGA信號的時(shí)序由視頻電氣標(biāo)準(zhǔn)委員會（ VESA）規(guī)定。每個(gè)顏色信號串一個(gè)電阻，每位的顏色信號分別是 VGA_RED、 VGA_BLUE、 VGA_GREEN。板上的 VGA 接口只需使用其中的 5 個(gè)引腳，其中行、幀同步信號 直接由 FGPA 輸出；紅、綠、藍(lán)三色信號使用 FPGA 上 8 個(gè)引腳， 8 位數(shù)據(jù)，其中紅色 2 位，綠色和藍(lán)色各 3 位，經(jīng)由電阻網(wǎng)絡(luò) D/A 變換后輸出值顯示器，具有 256 種顏色。光柵掃描的路徑通常為：從上到下掃過每一行，在每一行中從左到右地進(jìn)行掃描。 圖 VGA 顯示模塊與 CRT 顯示器的控制框圖 電子束掃描一幅屏幕圖像上的各個(gè)點(diǎn)的過程稱為屏幕掃描。常見的彩色顯示器一般都是由 CRT（陰極射線管）構(gòu)成，每一個(gè)像素的色彩由紅、綠、藍(lán)三基色構(gòu)成。 VGA 顯示控 制器主要由以下模塊組成：分頻模塊、 VGA 時(shí)序控制器模塊、彩條圖形生成模塊、 VGA 顯示模塊、存儲模塊等，如下圖 所示。 ，并對原始時(shí)鐘進(jìn)行分頻處理以獲取符合時(shí)序要求的各頻率。 7 2 顯示控制實(shí)現(xiàn)技術(shù) 研究的基本內(nèi)容 此設(shè)計(jì)要實(shí)現(xiàn)某一分辨率下（如 640*48060Hz）的 VGA 顯示驅(qū)動，能簡單顯示彩條、圖像等。 QuartusII 輸入的設(shè)計(jì)過程可分為創(chuàng)建工程、輸入文件、項(xiàng)目編譯、項(xiàng)目校驗(yàn)和編程下載等幾個(gè)步驟。含有工作組計(jì)算、集成邏輯分析儀、 EDA 工具集成、多過程支持、增強(qiáng)重編譯和 IP 集成等特性。因此， FPGA 的使用非常靈活 [14]。 FPGA 的編程無須專用的 FPGA 編程器，只需通用的 EPROM、 PROM 編程器即可。圖 是一般 FPGA 的結(jié)構(gòu)圖。圖 所示位一個(gè) 4 輸入與門的 LUT 實(shí)現(xiàn)。它是作為專用集成電路（ ASIC）領(lǐng)域中的一種半訂制電路而出現(xiàn)的，既解決了訂制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn) [11]。當(dāng)需要修改 FPGA 功能時(shí)，只需換一片 EPROM 即可。用 戶可以根據(jù)不同的配置模式，采用不同的編程方式。 4） FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 圖 行場掃描示示意圖 FPGA簡介 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個(gè)部分 [9]。當(dāng) VS=0， HS=0 時(shí)， CRT 顯示的內(nèi)容為亮的過程，即正向掃描過程約為 26us。顯示是用逐行掃描的方式解決，陰極射線槍發(fā)出電子束打在涂有銀光粉的熒光屏幕上，產(chǎn)生 R,G,B 三基色，合成一個(gè)彩色像素 [78]。 圖 VGA 接口圖 在基于 FPGA 的 VGA 控制中，只需要考慮行同步信號 (Hs)、場同步信號 (Vs)、藍(lán)基色 (R)、綠基色 (G)、紅基色 (B)這 5 個(gè)信號。在 FPGA 的設(shè)計(jì)中可以使用很少的資源，就產(chǎn)生 VGA 各種信號。 FPGA 的運(yùn)行速度塊，管腳資源豐富，容易實(shí)現(xiàn)大規(guī)模的系統(tǒng)設(shè)計(jì)，有大量的軟核可用，便于進(jìn)行二次開發(fā)。 VGA 接口大多應(yīng)用在顯示器與顯卡之間；同時(shí)還可以用用在擦二色等離子電視輸入圖像的模數(shù)轉(zhuǎn)換上； VGA 接口同樣也是 LCD 液晶顯