【正文】 其次，我要感謝幫助過我的同學(xué)們，他們也為我解決了不少難題，同時(shí)也感謝學(xué)院為我提供了良好的做畢業(yè)設(shè)計(jì)的環(huán)境。參 考 文 獻(xiàn)[1] 候伯亨,［M］.西安：西安電子科技大學(xué)出版社,1999[2] 張昌凡，［M］.廣州：華南理工大學(xué)出版社,2001[3] 曾繁泰,［M］.北京：清華大學(xué)出版社，2001[4] 潘松，［M］.成都：電子科技大學(xué)出版社,2000[5] 高健, 沈慶宏, 高敦堂. ITS 中車輛檢測器設(shè)備的研究與實(shí)現(xiàn)[J ].交通與計(jì)算機(jī), 2002. 20 (5):15218[6]　王小平, 王彥芳, 等. 基于EDA 技術(shù)的出租車費(fèi)計(jì)價(jià)單片系統(tǒng)［M］，2001[7]　盧慶利. 將VHDL 硬件描述語言引入數(shù)字電路教學(xué)的探索[J ]. 實(shí)驗(yàn)室研究與探索, 2000, 19 (5) : 67270[8]　劉艷. EDA 技術(shù)在數(shù)字系統(tǒng)電路設(shè)計(jì)實(shí)驗(yàn)中的應(yīng)用[J ]. 實(shí)驗(yàn)室研究與探索, 2002, 21 (3) : 63264[9] 潭會生,張昌凡. EDA技術(shù)及應(yīng)用［M］.西安：[10] 99 SE EDA技術(shù)及應(yīng)用［M］.西安：問題分析與展望因?yàn)樽约旱膶I(yè)知識有限,以及時(shí)間上的原因，在本次設(shè)計(jì)中還存在很多不足，:一、因?yàn)橘Y料有限，對目前計(jì)費(fèi)系統(tǒng)中的方法及具體應(yīng)用的調(diào)研不夠，感覺整個(gè)計(jì)費(fèi)系統(tǒng)的功能不是很強(qiáng)，雖然是實(shí)現(xiàn)了基本的計(jì)費(fèi)和計(jì)程，但是很多問題并沒有解決，例如本次實(shí)驗(yàn)只是實(shí)現(xiàn)了一種車速的計(jì)費(fèi)（雖然時(shí)鐘改變可以改變車速）。三、學(xué)習(xí)VHDL硬件描述語言，做到能讀懂VHDL程序，并做到能根據(jù)需要改動程序。但是在實(shí)驗(yàn)箱數(shù)碼管上很明顯能顯示如下結(jié)果：START為1，stop為0，路程開始計(jì)數(shù)，費(fèi)用開始變化，總的來說是每公里增加2元；當(dāng)start為0是，數(shù)碼管數(shù)字停止變化，當(dāng)stop為1時(shí)，路程變0。 當(dāng)START始終為1，而剛開始STOP為1，后來為0，系統(tǒng)開始計(jì)數(shù)。 仿真波形圖分析輸入輸出信號解釋說明：輸入信號：CLK， 系統(tǒng)時(shí)鐘信號，頻率1HZ； START，啟動信號，當(dāng)START=1時(shí)，出租車啟動，計(jì)數(shù)器開始計(jì)數(shù)；否則計(jì)數(shù)器停止計(jì)數(shù)； STOP，復(fù)位信號，當(dāng)STOP=1時(shí)，計(jì)程計(jì)數(shù)器清0，計(jì)費(fèi)計(jì)程器賦值8元；當(dāng)STOP=0時(shí)，計(jì)數(shù)器可以開始計(jì)數(shù)（還得看START）； CLK1,系統(tǒng)時(shí)鐘信號，用于產(chǎn)生片選信號，頻率1MHZ；輸出信號：A0，A1,A2,片選信號的輸出，用于連接實(shí)驗(yàn)向上的74LS138芯片的管腳，在實(shí)驗(yàn)鎖管腳步驟中確定。when others = seg = 0000000。when 0110 = seg = 1111101。when 0010 = seg = 1011011。 when others=null。 when100=d=b1。 case b is when000=d=a1。 片選模塊該模塊很簡單，需要一個(gè)比較的時(shí)鐘輸入，輸出片選信號。 else pb=pb+1。 end if。qc=qc+1。 計(jì)費(fèi)和路程計(jì)算模塊 計(jì)費(fèi)計(jì)程模快： 根據(jù)時(shí)鐘信號CLK，計(jì)算乘客上車后所行駛的里程數(shù)，CLK一個(gè)上升沿，對應(yīng)的計(jì)程模塊實(shí)現(xiàn)一次計(jì)算，然后判斷里程是否大于三公里，進(jìn)行計(jì)費(fèi)計(jì)算。check”選項(xiàng),出現(xiàn)”Safe As”對話框,選擇存儲路徑,直到無錯(cuò)誤為止.(3) 編譯結(jié)束之后,單擊”O(jiān)K”按鈕,在編譯窗口中的rpt圖標(biāo)上雙擊,可打開編譯報(bào)告文件在編譯報(bào)告中有編譯后的管腳分配圖,。5．2 MAX+PLUSⅡ的應(yīng)用使用MAX+PLUSⅡ進(jìn)行設(shè)計(jì)總共包括四個(gè)階段分別是:設(shè)計(jì)輸入、設(shè)計(jì)處理、設(shè)計(jì)驗(yàn)證和器件編程。也就是說在功能上采用top down design，當(dāng)劃分完后開始coding的工作，此時(shí)則是由一個(gè)個(gè)下層的方塊開始，將一個(gè)個(gè)方塊都coding完畢，再完成function simulation之后，再調(diào)整時(shí)序使其協(xié)調(diào)工作，整合成完整的設(shè)計(jì)，實(shí)現(xiàn)預(yù)想的功能，這就是在底層模塊的設(shè)計(jì)上采用bottom up的方式。route后將結(jié)果直接送到電路板上測試，因?yàn)橐鰏imulation需要輸入正確的測試pattern。做完placeamp。當(dāng)placeamp。route，再將做完后的結(jié)果做timing simulation，將其當(dāng)作是最后一道把關(guān)工作。合成器的動作大多是全自動的，要引導(dǎo)合成器達(dá)到設(shè)計(jì)者的需求，就要事先擬定constraint。在進(jìn)行function simulation 時(shí)使用的方式大多是將特定的信號輸入設(shè)計(jì)，再觀察設(shè)計(jì)輸出的信號是否正確。將設(shè)計(jì)所達(dá)到的目標(biāo)以上述的各種方式之一進(jìn)行描述，這是設(shè)計(jì)的第一步。（3） 塊配置——當(dāng)結(jié)構(gòu)體含有塊語句時(shí)，配置必須反映塊語句。通常在大而復(fù)雜的VHDL工程設(shè)計(jì)中，配置語句可以為實(shí)體指定或配置一個(gè)結(jié)構(gòu)體。③信號賦值語句將設(shè)計(jì)實(shí)體內(nèi)的處理結(jié)果向定義的信號或界面端口進(jìn)行賦值。⑶功能描述語句結(jié)構(gòu)結(jié)構(gòu)體功能描述可以含有五種不同類型的，且是以并行方式工作的語句結(jié)構(gòu)。當(dāng)把這個(gè)符號例化成一個(gè)實(shí)際的器件安裝到電路上時(shí)，則需配置語句為這個(gè)例化的器件指定一個(gè)結(jié)構(gòu)體（即指定一種實(shí)現(xiàn)方案），或由編譯器自動選定一個(gè)默認(rèn)的結(jié)構(gòu)體。每個(gè)實(shí)體可以由多個(gè)機(jī)構(gòu)體，每個(gè)結(jié)構(gòu)體對應(yīng)著實(shí)體的不同結(jié)構(gòu)和算法的實(shí)現(xiàn)方案，其間的各個(gè)結(jié)構(gòu)的地位是同等的，但同一結(jié)構(gòu)體不能為不同的實(shí)體所擁有。 結(jié)構(gòu)體設(shè)計(jì)概述結(jié)構(gòu)體（architecture）是用于描述設(shè)計(jì)實(shí)體的內(nèi)部結(jié)構(gòu)及實(shí)體端口間的邏輯關(guān)系。由于VHDL是一種強(qiáng)類型語言，它對語句中的所有操作數(shù)的數(shù)據(jù)類型都有嚴(yán)格的規(guī)定。類屬為所說明的環(huán)境提供了一種靜態(tài)信息通道，類屬的值可以由設(shè)計(jì)實(shí)體外部提供。]end entity 實(shí)體名；實(shí)體說明單元必須以語句“entity 實(shí)體名is”開始，以語句“end entity 實(shí)體名；”結(jié)束，其中的實(shí)體名是設(shè)計(jì)者自己給設(shè)計(jì)實(shí)體的命名，可供其他設(shè)計(jì)實(shí)體對其進(jìn)行調(diào)用時(shí)使用（考慮到MAX+PLUSII要求源程序文件的名字與實(shí)體名必須一致，因此建議各個(gè)源程序文件的命名均與實(shí)體名一致）。由于在程序中最常用到的數(shù)據(jù)類型就是標(biāo)準(zhǔn)數(shù)據(jù)類型，所以一般都將以上的引用語句寫在程序的最前面。ENTITY 實(shí)體名 IS [端口說明]；END 實(shí)體名；ARCHITECTURE 構(gòu)造體名 OF 實(shí)體名 IS[定義語句]內(nèi)部信號、常數(shù)、數(shù)據(jù)類型、函數(shù)等的定義；BEGIN[并行處理語句]；END 構(gòu)造體名；在程序開始的地方引用了IEEE庫，3個(gè)USE語句使得調(diào)用該庫的VHDL設(shè)計(jì)可以使用程序包STD_LOGIC_116STD_LOGIC_ARITH和STD_LOGIC_UNSIGNED中預(yù)定義的內(nèi)容。圖41顯示出了VHDL程序設(shè)計(jì)中比較全面的組成結(jié)構(gòu)。其中，庫、程序包使用說明用于打開（調(diào)用）本設(shè)計(jì)實(shí)體將要用到的庫、程序包；實(shí)體說明用于描述該設(shè)計(jì)實(shí)體與外界的接口信號說明，是可視部分；結(jié)構(gòu)體說明用于描述該設(shè)計(jì)實(shí)體內(nèi)部工作的邏輯關(guān)系，是不可視部分。（7）VHDL用源代碼描述來進(jìn)行復(fù)雜控制邏輯的設(shè)計(jì)，靈活又方便，同時(shí)也便于設(shè)計(jì)結(jié)果的交流、保存和重用。（4）VHDL語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。應(yīng)用VHDL進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是多方面的：（1）作為硬件描述語言的第一個(gè)國際標(biāo)準(zhǔn)，VHDL具有很強(qiáng)的可移植性。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級語言。這些描述可以從最抽象的系統(tǒng)級直到最精確的邏輯級，甚至門級。這兩種版本在書寫格式上有細(xì)微的差別，不過絕大部分EDA軟件都支持這兩種版本的書寫格式。VHSIC計(jì)劃和同期的ARPAR（先進(jìn)的計(jì)算機(jī)體系結(jié)構(gòu)）計(jì)劃，成為后來信息高速公路計(jì)劃的基礎(chǔ)。在對信號進(jìn)行濾波時(shí)，用FW1和FW2調(diào)節(jié)濾波效果。為了產(chǎn)生比較好的波形，我們可以把輸出經(jīng)過實(shí)驗(yàn)箱的濾波模塊濾波產(chǎn)生更好的模擬信號。 ZY11EDA13BE實(shí)驗(yàn)系統(tǒng)各模塊功能介紹（1）通用編程模塊核心芯片A（EP1K30QC208）該模塊為CPLD/FPGA器件的通用下載電路模塊，可以對ALTERA、LATTICE、 XILINX等國際著名的PLD公司幾乎所有ISP或現(xiàn)場配置的CPLD/FPGA進(jìn)行編程下載，且能自動識別。3 系統(tǒng)設(shè)計(jì)開發(fā)工作平臺的介紹 實(shí)驗(yàn)板的介紹 ZY11EDA13BE實(shí)驗(yàn)系統(tǒng)介紹(1) ZY11EDA13BE實(shí)驗(yàn)系統(tǒng)特點(diǎn)采用主板A基本實(shí)驗(yàn)系統(tǒng)+適配板B（擴(kuò)展板）+擴(kuò)展板C（適配板）的結(jié)構(gòu)，配置靈活，可擴(kuò)展性強(qiáng)。再根據(jù)start信號判斷行駛還是停止。這樣當(dāng)計(jì)數(shù)器達(dá)到30后，進(jìn)位輸出為一高電平，控制計(jì)數(shù)器2，3，4開始計(jì)數(shù)，這樣就能夠?qū)崿F(xiàn)超過三公里后計(jì)費(fèi)器再按每公里加收車費(fèi)。 設(shè)計(jì)思路 用時(shí)鐘模擬車速，時(shí)鐘越快車速越快，根據(jù)時(shí)鐘來進(jìn)行計(jì)程和計(jì)費(fèi)，最終將所得的路程和車費(fèi)在數(shù)碼管上顯示出來。比較而言，方案一的開發(fā)及制作成本較低，能較大程度利用資源，但是外圍電路較多，調(diào)試復(fù)雜，抗干擾能力差，由于主要是軟件運(yùn)作，容易出錯(cuò)，造成系統(tǒng)不穩(wěn)定。經(jīng)過在實(shí)驗(yàn)箱上進(jìn)行硬件測試，證明該出租車計(jì)價(jià)系統(tǒng)具有使用計(jì)價(jià)器的基本功能?，F(xiàn)場模擬汽車啟動，停止，暫停狀態(tài)，分別用思維數(shù)碼管顯示金額和路程，各有兩位小數(shù)，行程三公里之內(nèi)起步價(jià)8元，超過三公里，每公里2元。在薄片的另梁斷面的中間以點(diǎn)的形式對稱的含有兩個(gè)霍爾輸出端引線，通常用綠色導(dǎo)線?；魻栐慕Y(jié)構(gòu)很簡單，它是由霍爾片，四級引線和殼體組成。出租車計(jì)價(jià)器是一種專用的計(jì)量儀器，它安裝在出租車上，能夠連續(xù)累加，并只是出行中任意時(shí)刻乘客應(yīng)付費(fèi)用。它采用手搖計(jì)算機(jī)與機(jī)械結(jié)構(gòu)相結(jié)合的方式實(shí)現(xiàn)了半機(jī)械半電子化。目前全世界的計(jì)價(jià)器中90%為臺灣所生產(chǎn)。對模塊劃分書本《EDA技術(shù)綜合應(yīng)用實(shí)力與分析》譚會生這樣寫道：根據(jù)設(shè)計(jì)的要求，我們可將整個(gè)系統(tǒng)的taxi分成4個(gè)模塊，他們分別是：計(jì)費(fèi)和路程計(jì)算模塊，片選模塊，小數(shù)點(diǎn)控制模塊，七段譯碼顯示模塊。文獻(xiàn)《計(jì)算機(jī)技術(shù)與發(fā)展》12期中文章《出租車幾家系統(tǒng)的設(shè)計(jì)》《計(jì)算機(jī)與信息技術(shù)》中的《多功能出租車計(jì)價(jià)器的設(shè)計(jì)》這樣寫道：實(shí)現(xiàn)計(jì)價(jià)，計(jì)程的顯示。第一個(gè)片選模塊控制實(shí)驗(yàn)箱上的數(shù)碼管顯示的位置和數(shù)量，動態(tài)掃描模塊可將現(xiàn)實(shí)的結(jié)果顯示在數(shù)碼管上，時(shí)鐘比較大的時(shí)候，可以讓我們看上去多個(gè)數(shù)碼管顯示數(shù)值，與顯示模塊相對應(yīng)。計(jì)費(fèi)模塊可以說是最最關(guān)鍵的一部分，因此要更加的準(zhǔn)確和精確。而本文所用的vhdl具有穩(wěn)定性好，抗干擾能力強(qiáng)等優(yōu)點(diǎn)，且非常適合做為出租車計(jì)價(jià)器的控制核心，所以選擇用vhdl來對計(jì)價(jià)器進(jìn)行設(shè)計(jì)來實(shí)現(xiàn)其功能。本設(shè)計(jì)就是采用VHDL硬件描述語言作為設(shè)計(jì)手段，采用自頂向下的設(shè)計(jì)思路，得到一種出租車計(jì)價(jià)系統(tǒng)的軟件結(jié)構(gòu)，通過max+plus2軟件下進(jìn)行仿真，證明所設(shè)計(jì)的電路系統(tǒng)完成了出租車計(jì)價(jià)的功能，各項(xiàng)指標(biāo)符合設(shè)計(jì)要求，具有一定的實(shí)用性。s attention. Hence, the taxi industry with low quality of service has brought people travel to enjoy. But there are always trading disputes bothering industry develo