【文章內(nèi)容簡介】 包含了核心芯片A(EP1K30QC208),在主板系統(tǒng)基礎(chǔ)上擴展了不同系統(tǒng)，比如主板+單片機+擴展板構(gòu)成單片機系統(tǒng)，以及主板+擴展CPLD/FPGA等多重系統(tǒng)。另外實驗系統(tǒng)還有所有I/O口開放，數(shù)字EDA與模擬EDA混合實驗與開發(fā)，編程下載通用性強，良好的混合電壓（MV）兼容功能，以及基于EDA技術(shù)的免連實驗系統(tǒng)等特點。(2) ZY11EDA13BE實驗系統(tǒng)主板組成通用編程模塊、液晶顯示模塊、數(shù)碼顯示模塊、A/D、D/A轉(zhuǎn)換模塊、LED顯示模塊、數(shù)字可調(diào)信號源、濾波模塊、信號調(diào)節(jié)模塊、邏輯筆模塊、配置模塊、模式選擇模塊、模擬信號源、鍵盤模塊、開關(guān)按鍵模塊、電源模塊、分立元件模塊、喇叭模塊、I/O口插孔、核心芯片A、適配板B插座、適配板C插座、40PIN插座。 ZY11EDA13BE實驗系統(tǒng)各模塊功能介紹（1）通用編程模塊核心芯片A（EP1K30QC208）該模塊為CPLD/FPGA器件的通用下載電路模塊，可以對ALTERA、LATTICE、 XILINX等國際著名的PLD公司幾乎所有ISP或現(xiàn)場配置的CPLD/FPGA進行編程下載，且能自動識別。選擇不同的跳線XK1(5V)、XK2()、XK3()或XK4()，可以對不同芯核典雅的CPLD/FPGA器件進行在系統(tǒng)編程和配置。（2）D/A轉(zhuǎn)換模塊使用TLC7524芯片把數(shù)字量轉(zhuǎn)換為電流量，通過運放轉(zhuǎn)換為電壓輸出。由于輸入的是數(shù)字量，最后輸出的是間斷的點電壓值，由于該芯片為高速D/A轉(zhuǎn)換器件，在送出數(shù)據(jù)很快的情況下看不出間斷點，為此可以利用D/A完成任意波形發(fā)生器實驗。為了產(chǎn)生比較好的波形，我們可以把輸出經(jīng)過實驗箱的濾波模塊濾波產(chǎn)生更好的模擬信號。另外一點要注意的是運放是供電，在做實驗時一定要打開該電源，否則沒有結(jié)果輸出。（3）濾波模塊對信號起高通、帶通、低通三種濾波作用，通過調(diào)節(jié)電位器FWFW2的阻值可以改變截止頻率或中心頻率，為信號提供濾波工具。該模塊可對差模輸入信號進行濾波，若是單端輸入，一端輸入信號而另一端接地。在對信號進行濾波時，用FW1和FW2調(diào)節(jié)濾波效果。4 VHDL語言基礎(chǔ) 概述硬件描述語言的發(fā)展座至今已有幾十年的歷史，并已成功地應(yīng)用到系統(tǒng)的仿真、驗證和設(shè)計、綜合等方面。目前常用的硬件描述語言有VHDL、 VerilogHDL 、ABEL等。其中VerilogHDL起源于集成電路的設(shè)計，ABEL起源于可編程邏輯器件的設(shè)計，而VHDL則起源于VHSIC計劃，這是美國國防部于1980年制定的，目標是為下一代集成電路的設(shè)計和制造而定制一種新的描述方法。VHSIC計劃和同期的ARPAR（先進的計算機體系結(jié)構(gòu)）計劃，成為后來信息高速公路計劃的基礎(chǔ)。VHDL的英文全稱為VeryHighSpeed Integrated Circuit Hardware Description Language,是IEEE標準化的硬件描述語言，并且已經(jīng)成為系統(tǒng)描述的國際公認標準，得到眾多EDA公司的支持。 VHDL有兩個標準版本，最早是在1987年底，IEEE公布了VHDL的標準版本IEEE_1076。1993年，IEEE對VHDL進行了修訂，從更高的抽象層次和系統(tǒng)描述能力方面擴展了VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標準的1076－1993版本。這兩種版本在書寫格式上有細微的差別，不過絕大部分EDA軟件都支持這兩種版本的書寫格式。1997年，即VHDLAMS。 VHDL語言覆蓋面廣，描述能力強，能支持硬件的設(shè)計、驗證、綜合和測試，是一種多層次的硬件描述語言。其設(shè)計描述可以是描述電路具體組成的結(jié)構(gòu)描述，也可以是描述電路功能的行為描述。這些描述可以從最抽象的系統(tǒng)級直到最精確的邏輯級，甚至門級。運用VHDL語言設(shè)計系統(tǒng)一般采用自頂向下分層設(shè)計的方法，首先從系統(tǒng)級功能設(shè)計開始，對系統(tǒng)高層模塊進行行為描述和功能仿真。系統(tǒng)的功能驗證完成后，將抽象的高層設(shè)計自頂向下逐級細化，直到與所用可編程邏輯器件相對應(yīng)的邏輯描述。 VHDL語言的特點VHDL是一種全方位的硬件描述語言，具有極強的描述能力，主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口，能支持系統(tǒng)行為級、寄存器傳輸級和邏輯門級三個不同層次的設(shè)計，支持結(jié)構(gòu)、數(shù)據(jù)流、行為三種描述形式的混合描述，覆蓋面廣，抽象能力強，因此在實際應(yīng)用中越來越廣泛。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。在對一個設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成，其他的設(shè)計就可以直接調(diào)用這個實體。這種將設(shè)計實體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計的基本特點。應(yīng)用VHDL進行工程設(shè)計的優(yōu)點是多方面的：（1）作為硬件描述語言的第一個國際標準，VHDL具有很強的可移植性。（2）與其他的硬件描述語言相比，VHDL具有更強的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計領(lǐng)域最佳的硬件描述語言。強大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計大規(guī)模電子系統(tǒng)的重要保證。（3）VHDL豐富的仿真語句和庫函數(shù)，隨時可對設(shè)計進行仿真模擬，因而能將設(shè)計中邏輯上的錯誤消滅在組裝之前，在大系統(tǒng)的設(shè)計早期就能查驗設(shè)計系統(tǒng)功能的可行性。（4）VHDL語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計的分解和已有設(shè)計的再利用功能。符合市場需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個代發(fā)組共同并行工作才能實現(xiàn)。（5）對于用VHDL完成的一個確定的設(shè)計，可以利用EDA工具進行邏輯綜合和優(yōu)化，并自動的把VHDL描述設(shè)計轉(zhuǎn)變成門級網(wǎng)表。（6）VHDL對設(shè)計的描述具有相對獨立性，設(shè)計者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計實現(xiàn)的目標器件是什么，而進行獨立的設(shè)計。（7）VHDL用源代碼描述來進行復(fù)雜控制邏輯的設(shè)計，靈活又方便，同時也便于設(shè)計結(jié)果的交流、保存和重用。在本設(shè)計中采用VHDL（VHSIC Hardware Description Language）語言進行設(shè)計輸入具有很多好處：作為一處標準的硬件描述語言，VHDL已在ASIC及PLD設(shè)計中不斷得到推廣，它有良好的可移植性和靈活性，對電路參數(shù)的修改和電路性能的模擬也較為方便，尤其在描述很復(fù)雜的電路時比原理圖輸入法的優(yōu)越性更大。例如，當我們要改變校驗符號的數(shù)量或多項式時，若采用VHDL語言輸入法，只需修改少量的VHDL語言源代碼即可，而若采用原理圖輸入的方法，則改動起來就顯得十分麻煩。 VHDL語言編程概述 VHDL程序的總體結(jié)構(gòu)一般而言，一個相對完整的VHDL語言程序（或稱為設(shè)計實體）至少應(yīng)三個基本組成部分：①庫（Library）、程序包（Package）使用說明；②實體（Entity）說明；③實體對應(yīng)的結(jié)構(gòu)體（Architecture）說明。其中，庫、程序包使用說明用于打開（調(diào)用）本設(shè)計實體將要用到的庫、程序包；實體說明用于描述該設(shè)計實體與外界的接口信號說明，是可視部分；結(jié)構(gòu)體說明用于描述該設(shè)計實體內(nèi)部工作的邏輯關(guān)系，是不可視部分。在一個實體中，允許含有一個或多個結(jié)構(gòu)體，而在每一個結(jié)構(gòu)體中又可以含有一個或多個進程以及其他的語句。根據(jù)需要，實體還可以有配置說明語句。配置說明語句主要用于以層次化的方式對特定的設(shè)計實體進行元件例化，或是為實體選定某個特定的結(jié)構(gòu)體。圖41顯示出了VHDL程序設(shè)計中比較全面的組成結(jié)構(gòu)。VHDL語言的總體結(jié)構(gòu)一般是：LIBRARY IEEE；USE 。USE 。USE 。ENTITY 實體名 IS [端口說明]；END 實體名；ARCHITECTURE 構(gòu)造體名 OF 實體名 IS[定義語句]內(nèi)部信號、常數(shù)、數(shù)據(jù)類型、函數(shù)等的定義；BEGIN[并行處理語句]；END 構(gòu)造體名；在程序開始的地方引用了IEEE庫，3個USE語句使得調(diào)用該庫的VHDL設(shè)計可以使用程序包STD_LOGIC_116STD_LOGIC_ARITH和STD_LOGIC_UNSIGNED中預(yù)定義的內(nèi)容。STD_LOGIC_1164程序包，其中預(yù)定義的內(nèi)容為STD_LOGIC,STD_LOGIC_VECTOR等數(shù)據(jù)類型，及一些數(shù)據(jù)類型的轉(zhuǎn)換函數(shù)。STD_LOGIC_ARITH程序包，其中預(yù)定義的內(nèi)容為有符號和無符號類型，以及基于這些類型的算術(shù)運算。STD_LOGIC_UNSIGNED程序包，其中預(yù)定義的內(nèi)容為基于STD_LOGIC和STD_LOGIC_VECTOR的無符號的算術(shù)運算。由于在程序中最常用到的數(shù)據(jù)類型就是標準數(shù)據(jù)類型，所以一般都將以上的引用語句寫在程序的最前面。這樣在程序中就可以方便地對標準數(shù)據(jù)類型進行操作。 實體設(shè)計概述實體（entity）是一個設(shè)計實體的表層設(shè)計單元，其功能是對這個設(shè)計實體與外部電路進行接口描述它規(guī)定了設(shè)計單元的輸入輸出接口信號和引腳，是設(shè)計實體與外界的一個通信界面。⑴ 實體語句結(jié)構(gòu)實體說明單元的常用語句結(jié)構(gòu)如下：entity 實體名 is [generic(類屬表)；] [port(端口表)。]end entity 實體名；實體說明單元必須以語句“entity 實體名is”開始，以語句“end entity 實體名；”結(jié)束，其中的實體名是設(shè)計者自己給設(shè)計實體的命名，可供其他設(shè)計實體對其進行調(diào)用時使用（考慮到MAX+PLUSII要求源程序文件的名字與實體名必須一致，因此建議各個源程序文件的命名均與實體名一致）。中間在方括號內(nèi)的語句描述，在特定的情況下并非時必須的。例如構(gòu)建在VHDL仿真測試平臺時就不需要方括號中的語句。⑵ 類屬說明語句類屬（generic）參量是一種端口界面常數(shù)，通常以一種說明的形式放在實體或塊結(jié)構(gòu)體前的說明部分。類屬為所說明的環(huán)境提供了一種靜態(tài)信息通道，類屬的值可以由設(shè)計實體外部提供。因此，設(shè)計者可以從外面通過類屬參量的重新設(shè)定而方便地改變一個設(shè)計實體或一個元件的內(nèi)部電路結(jié)構(gòu)和規(guī)模，而不需要修改實體內(nèi)部程序。類屬說明的一般書寫格式如下：generic([常數(shù)名；數(shù)據(jù)類型[：設(shè)定值]]{；常數(shù)名；數(shù)據(jù)類型[：設(shè)定值]})；⑶ 端口說明由port引導(dǎo)的端口說明語句是對于一個設(shè)計實體界面的說明。實體端口說明的一般書寫格式如下：port(端口名：端口模式 數(shù)據(jù)類型；{端口名：端口模式 數(shù)據(jù)類型})；其中，端口名是設(shè)計者為實體的每一個對外通道所取得名字；端口模式是指這些通道上的數(shù)據(jù)流動方式，如輸入或輸出等；數(shù)據(jù)類型是指端口上流動的數(shù)據(jù)的表達格式。由于VHDL是一種強類型語言，它對語句中的所有操作數(shù)的數(shù)據(jù)類型都有嚴格的規(guī)定。一個實體通常有一個或多個端口，端口類似于原理圖部件符號上的管腳。實體與外界交流的信息必須通過端口通道流入或流出。IEEE1076標準包中定義了4種常用的端口模式，各端口模式的功能及符號在實際的數(shù)字集成電路中，in相當于只允許輸入的引腳，out相當于只允許輸出的引腳，buffer相當于帶輸出緩沖器并可以回讀的引腳（與三態(tài)引腳不同），而inout相當于雙向引腳。 結(jié)構(gòu)體設(shè)計概述結(jié)構(gòu)體（architecture）是用于描述設(shè)計實體的內(nèi)部結(jié)構(gòu)及實體端口間的邏輯關(guān)系。結(jié)構(gòu)體內(nèi)部構(gòu)造的描述層次和描述內(nèi)容可以用圖43來說明。一般而言，一個完整的結(jié)構(gòu)體由以下兩個基層次組成：1 對數(shù)據(jù)類型、常數(shù)