【正文】 當(dāng) WDIDLE=1， WDT在空閑模式下暫停計數(shù)，退出空閑模式后，方可恢復(fù)計數(shù)。 第 2章 單片機(jī)硬件結(jié)構(gòu) 103 在 進(jìn)入空閑模式 前， 應(yīng)先設(shè)置 AUXR中的 WDIDLE位 ，以確認(rèn)WDT是否繼續(xù)計數(shù)。當(dāng)用硬件復(fù)位退出掉電模式時，對 WDT的操作與正常情況一樣。只有當(dāng) Vcc恢復(fù)到正常工作水平時，只要硬件復(fù)位信號維持 10ms，便可使單片機(jī)退出掉電運(yùn)行模式。由 圖222，在掉電模式下， 進(jìn)入時鐘振蕩器的信號 被封鎖 ，振蕩器停止工作。 當(dāng)使用 硬件復(fù)位 退出空閑模式時，在復(fù)位邏輯電路發(fā)揮控制作用前，有長達(dá)兩個機(jī)器周期時間，單片機(jī)要從斷點(diǎn)處（ IDL位置 1指令的下一條指令處）繼續(xù)執(zhí)行程序。所有 外圍電路（中斷系統(tǒng)、串行口和定時器）仍繼續(xù)工作 ， SP、 PC、 PSW、 A、 P0～ P3端口等所有其他寄存器 、 內(nèi)部 RAM和 SFR中內(nèi)容均保持進(jìn)入空閑模式前狀態(tài)。 PD： 掉電保持模式控制位， PD=1，則 進(jìn)入掉電保持模 式。格式如 圖 223所示 。 圖 221 兩種實(shí)用的兼有上電復(fù)位與按鍵復(fù)位的電路 第 2章 單片機(jī)硬件結(jié)構(gòu) 96 低功耗節(jié)電模式 兩種低功耗節(jié)電工作模式 ： 空閑模式 （ idle mode）和掉電保持模式 （ power down mode）。 脈沖復(fù)位 是利用 RC 微分電路產(chǎn)生的 正脈沖 來實(shí)現(xiàn) 的，脈沖復(fù)位電路見 圖 220。為保證系統(tǒng)可靠復(fù)位， RST引腳上的高電平必須維持足夠長的時間。 復(fù)位電路采用 上電自動復(fù)位 和 按鈕復(fù)位 兩種方式 。 例如， 當(dāng) P1口某個引腳外接一個繼電器繞組，當(dāng)復(fù)位時，該引腳為高電平，繼電器繞組就會有電流通過，就會吸合繼電器開關(guān)，使開關(guān)接通，可能會引起意想不到的后果。 除系統(tǒng)的正常初始化外，當(dāng) 程序出錯 （如程序跑飛）或 操作錯誤 使系統(tǒng)處于 死鎖 狀態(tài)時， 需按復(fù)位鍵 使 RST腳為高電平，使 AT89S51擺脫 “跑飛” 或 “死鎖” 狀態(tài)而重新啟動程序。 ? 三字節(jié)指令 都是 雙機(jī)器周期 。 圖 216 AT89S51的機(jī)器周期 第 2章 單片機(jī)硬件結(jié)構(gòu) 87 3．指令周期 執(zhí)行一條指令 所需的時間 。每 12個時鐘周期 為 1個機(jī)器周期 。如 fosc=6MHz， Tosc=。其 引出的方式有兩種 ，如 圖 215所示 。隨著集成電路制造工藝技術(shù)的發(fā)展，單片機(jī)的 時鐘頻率 也在逐步提高 ，已達(dá) 33MHz。速度快對 存儲器的速度要求就高 ，印制電路板的工藝要求也高，即線間的寄生電容要小。 第 2章 單片機(jī)硬件結(jié)構(gòu) 81 圖 213 內(nèi)部時鐘方式電路 第 2章 單片機(jī)硬件結(jié)構(gòu) 82 C1和 C2的 典型值 通常選擇為 30pF。 第 2章 單片機(jī)硬件結(jié)構(gòu) 80 時鐘電路設(shè)計 時鐘頻率 直接影響單片機(jī)的 速度 ，時鐘電路的質(zhì)量也直接影響單片機(jī)系統(tǒng)的穩(wěn)定性。 所以，當(dāng) P1～ P3口驅(qū)動 LED發(fā)光二極管 時，應(yīng)該采用低電平驅(qū)動。 例如，使用單片機(jī)的并行口 P1～ P3直接驅(qū)動 發(fā)光二極管 ，電路如 圖 212。 P0口與 P P P3口相比， P0口的驅(qū)動能力較大 ，每位可驅(qū)動 8個 LSTTL輸入，而 P P P3口 的每一位的驅(qū)動能力， 只有 P0口的一半 。 當(dāng) 某位不作為第二功能 用時，可 作第一功能通用 I/O使用。 當(dāng) P3口 第一功能通用輸入 時，也可執(zhí)行 “讀鎖存器” 操作，此時 Q端信息經(jīng)過緩沖器 BUF1進(jìn)入內(nèi)部總線。 當(dāng)選擇第二輸入功能時，該位的鎖存器和第二輸出功能端均應(yīng)置 1，保證場效應(yīng)管截止， 入緩沖器 BUF3的輸出獲得。 （ 2） 3個 三態(tài)數(shù)據(jù)輸入緩沖器 BUF BUF2和 BUF3，分別用于讀鎖存器、讀引腳數(shù)據(jù)和第二功能數(shù)據(jù)的輸入緩沖。每 1位都可以分別定義為第二輸入功能或第二輸出功能。 作為通用 I/O口 時， P2口為準(zhǔn)雙向口。 （ 2） P2口用作 通用 I/O口 在內(nèi)部控制信號作用下， MUX與 鎖存器的 Q端接通。 （ 3）一個多路轉(zhuǎn)接開關(guān) MUX，一個輸入是鎖存器的 Q端，另一個輸入是高 8位地址。 第 2章 單片機(jī)硬件結(jié)構(gòu) 67 P2口 雙功能口， 字節(jié)地址 為 A0H， 位地址 為 A0H～ A7H。 （ 2） P1口作為 輸入口 時，分為 “讀鎖存器” 和 “讀引腳”兩種方式。 （ 2）兩個三態(tài)的數(shù)據(jù)輸入緩沖器 BUF1和 BUF2，分別用于讀鎖存器數(shù)據(jù)和讀引腳數(shù)據(jù)的輸入緩沖。 P0口 大多作為地址 /數(shù)據(jù)復(fù)用口 使用，就不能再作為通用 I/O口使用。 （ 1） 當(dāng)用作 地址 /數(shù)據(jù)復(fù)用 口時， P0口是個 真正的雙向口 ， 輸出低 8位地址和輸出 /輸入 8位數(shù)據(jù)。 Q第 2章 單片機(jī)硬件結(jié)構(gòu) 61 當(dāng) D鎖存器為 1時， 端為 0，下方場效應(yīng)管截止，輸出為漏極開路，此時，必須外接上拉電阻才能有高電平輸出；當(dāng) D鎖存器為 0時，下方場效應(yīng)管導(dǎo)通， P0口輸出為低電平。因此， P0口作為地址 /數(shù)據(jù)總線使用時是一個真正的雙向端口，簡稱 雙向口 。 第 2章 單片機(jī)硬件結(jié)構(gòu) 59 輸出電路是 上、下兩個場效應(yīng)管形成的 推拉式結(jié)構(gòu) ，大大提高了負(fù)載能力，上方的場效應(yīng)管這時起到 內(nèi)部上拉電阻 的作用。 （ 4）數(shù)據(jù)輸出的 控制和驅(qū)動電路 ，由 兩個場效應(yīng)管 （ FET）組成。 第 2章 單片機(jī)硬件結(jié)構(gòu) 56 第 2章 單片機(jī)硬件結(jié)構(gòu) 57 1．位電路結(jié)構(gòu) P0口某一位的電路包括： （ 1）一個數(shù)據(jù)輸出的鎖存器，用于數(shù)據(jù)位的鎖存。 第 2章 單片機(jī)硬件結(jié)構(gòu) 55 AT89S51的并行 I/O端口 4個雙向的 8位并行 I/O端口，分別記為 P0、 P P2和 P3，其中 輸出鎖存器 屬于 特殊功能寄存器 。其余的 83個可尋址位 分布在 特殊功能寄存器 SFR中， 見 表 26。 當(dāng) CPU由于干擾，程序陷入死循環(huán)或跑飛狀態(tài)時， WDT提供了一種使程序恢復(fù)正常運(yùn)行的有效手段。 數(shù)據(jù)指針 可作為一個 16位寄存器來用，也可作為兩個獨(dú)立的 8位寄存器 DP0H（或 DP1H）和 DP0L（或 DP1L）來用。 第 2章 單片機(jī)硬件結(jié)構(gòu) 48 4. 數(shù)據(jù)指針 DPTR0和 DPTR1 雙數(shù)據(jù)指針寄存器 ， 便于訪問 數(shù)據(jù)存儲器 。 第 2章 單片機(jī)硬件結(jié)構(gòu) 47 DISRTO： 禁止 /允許 WDT溢出時的復(fù)位輸出 。在不執(zhí)行乘、除法操作的情況下，可把它當(dāng)作一個普通寄存器來使用。要把有關(guān)寄存器單元的內(nèi)容保存起來，送入堆棧，這就是所謂的“現(xiàn)場保護(hù)”。 無論是子程序調(diào)用操作還是中斷服務(wù)子程序調(diào)用，最終都要返回主程序。 堆棧結(jié)構(gòu) — 向上生長型 。 凡是 可位尋址的 SFR，字節(jié)地址末位只能是 0H或 8H。 第 2章 單片機(jī)硬件結(jié)構(gòu) 40 特殊功能寄存器（ SFR） 采用特殊功能寄存器集中控制 各功能部件 。 20H～ 2FH的 16個 單元的 128位可位尋址，也可字節(jié)尋址。 １ .片內(nèi)數(shù)據(jù)存儲器 片內(nèi)數(shù)據(jù)存儲器（ RAM）共 128個單元，字節(jié)地址 為 00H～ 7FH。 EAEAEA第 2章 單片機(jī)硬件結(jié)構(gòu) 37 （ 2）程序存儲器某些固定單元 用于各中斷源中斷服務(wù)程序入口。 使用 時應(yīng)注意以下問題 ： （ 1）分為 片內(nèi) 和 片外 兩部分 （ 2）程序存儲器某些固定單元 第 2章 單片機(jī)硬件結(jié)構(gòu) 36 （ 1）分為 片內(nèi) 和 片外 兩部分 ，訪問片內(nèi)的還是片外的程序存儲器，由 引腳電平 確定。位于內(nèi)部 RAM（共 128位）和特殊功能寄存器區(qū)（共 83位）中。 片內(nèi) RAM不夠用時，在 片外可擴(kuò)至 64KB RAM ?？捎猛ㄓ镁幊唐鲗ζ渚幊?，也可 在線編程 。 第 2章 單片機(jī)硬件結(jié)構(gòu) 33 AT89S51存儲器的結(jié)構(gòu) 存儲器 的 結(jié)構(gòu)特點(diǎn)之一是將程序存儲器和數(shù)據(jù)存儲器分開 （哈佛結(jié)構(gòu)）， 并有 各自 的訪問指令。 PC中內(nèi)容變化軌跡 決定程序流程。功能是控制指令的讀入、譯碼和執(zhí)行，從而對各功能部件進(jìn)行定時和邏輯控制。 P=0，表示 A中“ 1”的個數(shù)為 偶數(shù) 。 （ 5） OV（ ）溢出標(biāo)志位 當(dāng)執(zhí)行算術(shù)指令時，用來指示運(yùn)算結(jié)果是否產(chǎn)生溢出。即當(dāng) D3位向 D4位產(chǎn)生進(jìn)位或借位時， Ac＝ 1；否則， Ac＝ 0。 圖 23 PSW的格式 第 2章 單片機(jī)硬件結(jié)構(gòu) 28 PSW中各個位的功能 ： （ 1） Cy（ ）進(jìn)位標(biāo)志位 可寫為 C。為解決“瓶頸堵塞”問題， AT89S51增加了一部分可以不經(jīng)過累加器的傳送指令。 第 2章 單片機(jī)硬件結(jié)構(gòu) 26 2．累加器 A 使用最頻繁的寄存器， 可 寫為 Acc。 第 2章 單片機(jī)硬件結(jié)構(gòu) 25 AT89S51的 CPU 由圖 21可見， CPU由 運(yùn)算器 和 控制器 構(gòu)成。故 P0口為雙向三態(tài) I/O口。 P1口、P2口、 P3口 均為準(zhǔn)雙向口。 P3口還可提供 第二功能 。 第 2章 單片機(jī)硬件結(jié)構(gòu) 23 （ 4） P3口： 8位， 準(zhǔn)雙向 I/O口 ，具有內(nèi)部上拉電阻。 當(dāng) AT89S51擴(kuò)展外部存儲器及 I/O口時， P2口作為 高 8位地址總線 用，輸出高 8位地址。 準(zhǔn)雙向 I/O口，作為通用 I/O輸入時，應(yīng)先向端口鎖存器寫 1。 P0口也可 用 作通用的 I/O口 ，需加上拉電阻，這時為 準(zhǔn)雙向口 。 即 ALE禁止位不影響對外部存儲器的訪問。 此外，單片機(jī) 正常運(yùn)行 時， ALE端 一直有正脈沖信號輸出 ，此頻率為時鐘振蕩器頻率 fosc的 1/6。 =1，在 PC值不超出 0FFFH（即不超出片內(nèi) 4KB Flash存儲器的地址范圍）時，單片機(jī)讀 片內(nèi)程序存儲器 （ 4KB）中的程序，但 PC值超出 0FFFH （即超出片內(nèi)