【正文】 CPU發(fā)出 “讀引腳”指令 時，鎖存器的輸出狀態(tài) =1（即 端 為 0），而使下方場效應管截止， 引腳的狀態(tài) 經(jīng)下方的三態(tài)緩沖器 BUF2進入內(nèi)部總線。 （ 1） 當用作 地址 /數(shù)據(jù)復用 口時， P0口是個 真正的雙向口 ， 輸出低 8位地址和輸出 /輸入 8位數(shù)據(jù)。 為保證引腳信號的 正確讀入 ，應 首先向鎖存器寫 1。 P0口 大多作為地址 /數(shù)據(jù)復用口 使用，就不能再作為通用 I/O口使用。P1口某一位的 位電路結(jié)構(gòu) 如 圖 29所示 。 （ 2）兩個三態(tài)的數(shù)據(jù)輸入緩沖器 BUF1和 BUF2，分別用于讀鎖存器數(shù)據(jù)和讀引腳數(shù)據(jù)的輸入緩沖。 第 2章 單片機硬件結(jié)構(gòu) 64 圖 29 P1口某一位的位電路結(jié)構(gòu) 第 2章 單片機硬件結(jié)構(gòu) 65 2．工作過程分析 P1口 只能作為通用的 I/O口 使用。 （ 2） P1口作為 輸入口 時，分為 “讀鎖存器” 和 “讀引腳”兩種方式。 第 2章 單片機硬件結(jié)構(gòu) 66 3． P1口的特點 由于內(nèi)部上拉電阻， 無 高阻抗輸入 狀態(tài)，故為 準雙向口 。 第 2章 單片機硬件結(jié)構(gòu) 67 P2口 雙功能口， 字節(jié)地址 為 A0H， 位地址 為 A0H～ A7H。 圖 210 P2口某一位的位電路結(jié)構(gòu) 第 2章 單片機硬件結(jié)構(gòu) 68 1．位電路結(jié)構(gòu) P2口 某一位的電路 包括： （ 1）一個數(shù)據(jù)輸出鎖存器，用于輸出數(shù)據(jù)位的鎖存。 （ 3）一個多路轉(zhuǎn)接開關(guān) MUX，一個輸入是鎖存器的 Q端，另一個輸入是高 8位地址。 第 2章 單片機硬件結(jié)構(gòu) 69 2．工作過程分析 （ 1） P2口用作 地址總線 在控制信號作用下， MUX與“地址”接通。 （ 2） P2口用作 通用 I/O口 在內(nèi)部控制信號作用下， MUX與 鎖存器的 Q端接通。 第 2章 單片機硬件結(jié)構(gòu) 70 P2口輸入 時，分 “讀鎖存器” 和 “讀引腳” 兩種方式 : “讀鎖存器”時 ， Q端信號經(jīng)輸入緩沖器 BUF1進入內(nèi)部總 線 “讀引腳”時 ， 先向鎖存器寫 1，使場效應管截止， 腳上的電平經(jīng)輸入緩沖器 BUF2進入內(nèi)部總線。 作為通用 I/O口 時， P2口為準雙向口。 一般情況下， P2口 大多作為高 8位地址總線口 使用，這時就不能再作為通用 I/O口。每 1位都可以分別定義為第二輸入功能或第二輸出功能。 P3口某一位的位電路結(jié)構(gòu) 見 圖 211。 （ 2） 3個 三態(tài)數(shù)據(jù)輸入緩沖器 BUF BUF2和 BUF3，分別用于讀鎖存器、讀引腳數(shù)據(jù)和第二功能數(shù)據(jù)的輸入緩沖。 第 2章 單片機硬件結(jié)構(gòu) 72 圖 211 P3口某一位的位電路結(jié)構(gòu) 第 2章 單片機硬件結(jié)構(gòu) 73 2．工作過程分析 （ 1） P3口用作第二輸入 /輸出功能 當選擇第二輸出功能時，該位的鎖存器需要置 1，使與非門為開啟狀態(tài)。 當選擇第二輸入功能時，該位的鎖存器和第二輸出功能端均應置 1，保證場效應管截止， 入緩沖器 BUF3的輸出獲得。 CPU輸出 1時 ， Q=1，場效應管截止， 腳輸出為 1； CPU輸出 0時 ， Q=0，場效應管導通， 腳輸出為 0。 當 P3口 第一功能通用輸入 時，也可執(zhí)行 “讀鎖存器” 操作，此時 Q端信息經(jīng)過緩沖器 BUF1進入內(nèi)部總線。 P3口作為第二功能的輸出 /輸入，或第一功能通用輸入，均須將相應位的鎖存器置 1。 當 某位不作為第二功能 用時，可 作第一功能通用 I/O使用。 P3口的 第二功能定義 見 表 21，讀者應熟記。 P0口與 P P P3口相比， P0口的驅(qū)動能力較大 ，每位可驅(qū)動 8個 LSTTL輸入，而 P P P3口 的每一位的驅(qū)動能力， 只有 P0口的一半 。 第 2章 單片機硬件結(jié)構(gòu) 77 如低電平允許提高，灌電流可相應加大。 例如，使用單片機的并行口 P1～ P3直接驅(qū)動 發(fā)光二極管 ，電路如 圖 212。 如 高電平 輸出 ，則強行從 P P2和 P3口輸出的電流 Id會造成單片機端口的損壞，如 圖 212（ a） 所示。 所以，當 P1～ P3口驅(qū)動 LED發(fā)光二極管 時，應該采用低電平驅(qū)動。 執(zhí)行指令 時， CPU首先 到程序存儲器中 取出 需要執(zhí)行的指令操作碼，然后 譯碼 ，并 由時序電路產(chǎn)生一系列控制信號 完成指令所規(guī)定的操作。 第 2章 單片機硬件結(jié)構(gòu) 80 時鐘電路設(shè)計 時鐘頻率 直接影響單片機的 速度 ，時鐘電路的質(zhì)量也直接影響單片機系統(tǒng)的穩(wěn)定性。 1．內(nèi)部時鐘方式 AT89S51內(nèi)部有一個用于構(gòu)成振蕩器的 高增益反相放大器 ，輸入端為芯片引腳 XTAL1，輸出端為引腳 XTAL2。 第 2章 單片機硬件結(jié)構(gòu) 81 圖 213 內(nèi)部時鐘方式電路 第 2章 單片機硬件結(jié)構(gòu) 82 C1和 C2的 典型值 通常選擇為 30pF。晶振頻率范圍通常是 ～ 12MHz。速度快對 存儲器的速度要求就高 ，印制電路板的工藝要求也高，即線間的寄生電容要小。為提高溫度穩(wěn)定性，采用 溫度穩(wěn)定性能好 的電容。隨著集成電路制造工藝技術(shù)的發(fā)展，單片機的 時鐘頻率 也在逐步提高 ，已達 33MHz。 外部時鐘源 直接接到 XTAL1端 ， XTAL2端懸空 ，見 圖 214。其 引出的方式有兩種 ，如 圖 215所示 。 1．時鐘周期 時鐘控制信號的 基本時間單位 。如 fosc=6MHz， Tosc=。 執(zhí)行一條指令分為幾個機器周期 。每 12個時鐘周期 為 1個機器周期 。每個 狀態(tài)又分兩拍 ： P1和 P2。 圖 216 AT89S51的機器周期 第 2章 單片機硬件結(jié)構(gòu) 87 3．指令周期 執(zhí)行一條指令 所需的時間 。而有些 復雜的指令 ，如 轉(zhuǎn)移、乘、除指令 則需 兩個 或 多個 機器周期。 ? 三字節(jié)指令 都是 雙機器周期 。 第 2章 單片機硬件結(jié)構(gòu) 88 復位操作和復位電路 單片機的 初始化操作 ，給復位腳 RST加上 大于 2個機器周期（即 24個時鐘振蕩周期）的 高電平 就使 AT89S51復位。 除系統(tǒng)的正常初始化外，當 程序出錯 （如程序跑飛）或 操作錯誤 使系統(tǒng)處于 死鎖 狀態(tài)時， 需按復位鍵 使 RST腳為高電平，使 AT89S51擺脫 “跑飛” 或 “死鎖” 狀態(tài)而重新啟動程序。由 表 27可看出，復位時，SP=07H ，而 P0～ P3引腳均為高電平 。 例如， 當 P1口某個引腳外接一個繼電器繞組，當復位時，該引腳為高電平，繼電器繞組就會有電流通過，就會吸合繼電器開關(guān)，使開關(guān)接通，可能會引起意想不到的后果。 AT89S51片內(nèi)復位電路結(jié)構(gòu)見 圖 217。 復位電路采用 上電自動復位 和 按鈕復位 兩種方式 。 對于 CMOS型單片機， 由于在 RST引腳內(nèi)部 有一個 下拉電阻 ，可將 電阻 R去掉 ，而將 電容 C選為 10?F。為保證系統(tǒng)可靠復位， RST引腳上的高電平必須維持足夠長的時間。按鍵手動復位有 電平 和 脈沖 兩種方式 。 脈沖復位 是利用 RC 微分電路產(chǎn)生的 正脈沖 來實現(xiàn) 的，脈沖復位電路見 圖 220。 第 2章 單片機硬件結(jié)構(gòu) 94 圖 219 按鍵電平復位電路 圖 220 按鍵脈沖復位電路 第 2章 單片機硬件結(jié)構(gòu) 95 圖 221所示電路能 輸出 高、低兩種電平 的復位控制信號，以適應外圍 I/O接口芯片所 要求的 不同復位電平信號 。 圖 221 兩種實用的兼有上電復位與按鍵復位的電路 第 2章 單片機硬件結(jié)構(gòu) 96 低功耗節(jié)電模式 兩種低功耗節(jié)電工作模式 ： 空閑模式 （ idle mode）和掉電保持模式 （ power down mode）。 圖 222為兩種節(jié)電模式的 內(nèi)部控制電路 。格式如 圖 223所示 。 ━ ： 保留位。 PD： 掉電保持模式控制位， PD=1，則 進入掉電保持模 式。 第 2章 單片機硬件結(jié)構(gòu) 98 空閑模式 1. 空閑模式進入 如把 PCON中的 IDL位置 1， 由 圖 222，則把通往 CPU的時鐘信號關(guān)斷，便 進入空閑模式 。所有 外圍電路（中斷系統(tǒng)、串行口和定時器）仍繼續(xù)工作 ， SP、 PC、 PSW、 A、 P0～ P3端口等所有其他寄存器 、 內(nèi)部 RAM和 SFR中內(nèi)容均保持進入空閑模式前狀態(tài)。 第 2章 單片機硬件結(jié)構(gòu) 99 空閑模式下，若 任一個 允許的 中斷請求被響應 時， IDL位 被片內(nèi)硬件自動清 0，從而 退出空閑模式 。 當使用 硬件復位 退出空閑模式時，在復位邏輯電路發(fā)揮控制作用前，有長達兩個機器周期時間，單片機要從斷點處（ IDL位置 1指令的下一條指令處）繼續(xù)執(zhí)行程序。 為了避免在硬件復位退出空閑模式時出現(xiàn)對端口（或外部 RAM）的不希望的寫入，在進入空閑模式時，緊隨 IDL位置 1指令后的不應是寫端口（或外部 RAM）的指令。由 圖222，在掉電模式下， 進入時鐘振蕩器的信號 被封鎖 ，振蕩器停止工作。 第 2章 單片機硬件結(jié)構(gòu) 101 2. 掉電模式的退出 兩種方法 ： 硬件復位 和 外部中斷 。只有當 Vcc恢復到正常工作水平時，只要硬件復位信號維持 10ms，便可使單片機退出掉電運行模式。 用戶在掉電模式下不需操作 WDT。當用硬件復位退出掉電模式時，對 WDT的操作與正常情況一樣。當中斷變?yōu)楦唠娖街?，該中斷被?zhí)行，在中斷服務(wù)程序中復位寄存器 WDTRST。 第 2章 單片機硬件結(jié)構(gòu) 103 在 進入空閑模式 前， 應先設(shè)置 AUXR中的 WDIDLE位 ，以確認WDT是否繼續(xù)計數(shù)。為防止復位單片機，用戶可設(shè)計一定時器。 當 WDIDLE=1， WDT在空閑模式下暫停計數(shù)，退出空閑模式后，方可