【正文】 CPU發(fā)出 “讀引腳”指令 時(shí)，鎖存器的輸出狀態(tài) =1（即 端 為 0），而使下方場(chǎng)效應(yīng)管截止， 引腳的狀態(tài) 經(jīng)下方的三態(tài)緩沖器 BUF2進(jìn)入內(nèi)部總線。 （ 1） 當(dāng)用作 地址 /數(shù)據(jù)復(fù)用 口時(shí)， P0口是個(gè) 真正的雙向口 ， 輸出低 8位地址和輸出 /輸入 8位數(shù)據(jù)。 為保證引腳信號(hào)的 正確讀入 ，應(yīng) 首先向鎖存器寫(xiě) 1。 P0口 大多作為地址 /數(shù)據(jù)復(fù)用口 使用，就不能再作為通用 I/O口使用。P1口某一位的 位電路結(jié)構(gòu) 如 圖 29所示 。 （ 2）兩個(gè)三態(tài)的數(shù)據(jù)輸入緩沖器 BUF1和 BUF2，分別用于讀鎖存器數(shù)據(jù)和讀引腳數(shù)據(jù)的輸入緩沖。 第 2章 單片機(jī)硬件結(jié)構(gòu) 64 圖 29 P1口某一位的位電路結(jié)構(gòu) 第 2章 單片機(jī)硬件結(jié)構(gòu) 65 2．工作過(guò)程分析 P1口 只能作為通用的 I/O口 使用。 （ 2） P1口作為 輸入口 時(shí)，分為 “讀鎖存器” 和 “讀引腳”兩種方式。 第 2章 單片機(jī)硬件結(jié)構(gòu) 66 3． P1口的特點(diǎn) 由于內(nèi)部上拉電阻， 無(wú) 高阻抗輸入 狀態(tài)，故為 準(zhǔn)雙向口 。 第 2章 單片機(jī)硬件結(jié)構(gòu) 67 P2口 雙功能口， 字節(jié)地址 為 A0H， 位地址 為 A0H～ A7H。 圖 210 P2口某一位的位電路結(jié)構(gòu) 第 2章 單片機(jī)硬件結(jié)構(gòu) 68 1．位電路結(jié)構(gòu) P2口 某一位的電路 包括： （ 1）一個(gè)數(shù)據(jù)輸出鎖存器，用于輸出數(shù)據(jù)位的鎖存。 （ 3）一個(gè)多路轉(zhuǎn)接開(kāi)關(guān) MUX，一個(gè)輸入是鎖存器的 Q端，另一個(gè)輸入是高 8位地址。 第 2章 單片機(jī)硬件結(jié)構(gòu) 69 2．工作過(guò)程分析 （ 1） P2口用作 地址總線 在控制信號(hào)作用下， MUX與“地址”接通。 （ 2） P2口用作 通用 I/O口 在內(nèi)部控制信號(hào)作用下， MUX與 鎖存器的 Q端接通。 第 2章 單片機(jī)硬件結(jié)構(gòu) 70 P2口輸入 時(shí)，分 “讀鎖存器” 和 “讀引腳” 兩種方式 : “讀鎖存器”時(shí) ， Q端信號(hào)經(jīng)輸入緩沖器 BUF1進(jìn)入內(nèi)部總 線 “讀引腳”時(shí) ， 先向鎖存器寫(xiě) 1，使場(chǎng)效應(yīng)管截止， 腳上的電平經(jīng)輸入緩沖器 BUF2進(jìn)入內(nèi)部總線。 作為通用 I/O口 時(shí)， P2口為準(zhǔn)雙向口。 一般情況下， P2口 大多作為高 8位地址總線口 使用，這時(shí)就不能再作為通用 I/O口。每 1位都可以分別定義為第二輸入功能或第二輸出功能。 P3口某一位的位電路結(jié)構(gòu) 見(jiàn) 圖 211。 （ 2） 3個(gè) 三態(tài)數(shù)據(jù)輸入緩沖器 BUF BUF2和 BUF3，分別用于讀鎖存器、讀引腳數(shù)據(jù)和第二功能數(shù)據(jù)的輸入緩沖。 第 2章 單片機(jī)硬件結(jié)構(gòu) 72 圖 211 P3口某一位的位電路結(jié)構(gòu) 第 2章 單片機(jī)硬件結(jié)構(gòu) 73 2．工作過(guò)程分析 （ 1） P3口用作第二輸入 /輸出功能 當(dāng)選擇第二輸出功能時(shí)，該位的鎖存器需要置 1，使與非門(mén)為開(kāi)啟狀態(tài)。 當(dāng)選擇第二輸入功能時(shí)，該位的鎖存器和第二輸出功能端均應(yīng)置 1，保證場(chǎng)效應(yīng)管截止， 入緩沖器 BUF3的輸出獲得。 CPU輸出 1時(shí) ， Q=1，場(chǎng)效應(yīng)管截止， 腳輸出為 1； CPU輸出 0時(shí) ， Q=0，場(chǎng)效應(yīng)管導(dǎo)通， 腳輸出為 0。 當(dāng) P3口 第一功能通用輸入 時(shí)，也可執(zhí)行 “讀鎖存器” 操作，此時(shí) Q端信息經(jīng)過(guò)緩沖器 BUF1進(jìn)入內(nèi)部總線。 P3口作為第二功能的輸出 /輸入，或第一功能通用輸入，均須將相應(yīng)位的鎖存器置 1。 當(dāng) 某位不作為第二功能 用時(shí)，可 作第一功能通用 I/O使用。 P3口的 第二功能定義 見(jiàn) 表 21，讀者應(yīng)熟記。 P0口與 P P P3口相比， P0口的驅(qū)動(dòng)能力較大 ，每位可驅(qū)動(dòng) 8個(gè) LSTTL輸入，而 P P P3口 的每一位的驅(qū)動(dòng)能力， 只有 P0口的一半 。 第 2章 單片機(jī)硬件結(jié)構(gòu) 77 如低電平允許提高，灌電流可相應(yīng)加大。 例如，使用單片機(jī)的并行口 P1～ P3直接驅(qū)動(dòng) 發(fā)光二極管 ，電路如 圖 212。 如 高電平 輸出 ，則強(qiáng)行從 P P2和 P3口輸出的電流 Id會(huì)造成單片機(jī)端口的損壞，如 圖 212（ a） 所示。 所以，當(dāng) P1～ P3口驅(qū)動(dòng) LED發(fā)光二極管 時(shí)，應(yīng)該采用低電平驅(qū)動(dòng)。 執(zhí)行指令 時(shí)， CPU首先 到程序存儲(chǔ)器中 取出 需要執(zhí)行的指令操作碼，然后 譯碼 ，并 由時(shí)序電路產(chǎn)生一系列控制信號(hào) 完成指令所規(guī)定的操作。 第 2章 單片機(jī)硬件結(jié)構(gòu) 80 時(shí)鐘電路設(shè)計(jì) 時(shí)鐘頻率 直接影響單片機(jī)的 速度 ，時(shí)鐘電路的質(zhì)量也直接影響單片機(jī)系統(tǒng)的穩(wěn)定性。 1．內(nèi)部時(shí)鐘方式 AT89S51內(nèi)部有一個(gè)用于構(gòu)成振蕩器的 高增益反相放大器 ，輸入端為芯片引腳 XTAL1，輸出端為引腳 XTAL2。 第 2章 單片機(jī)硬件結(jié)構(gòu) 81 圖 213 內(nèi)部時(shí)鐘方式電路 第 2章 單片機(jī)硬件結(jié)構(gòu) 82 C1和 C2的 典型值 通常選擇為 30pF。晶振頻率范圍通常是 ～ 12MHz。速度快對(duì) 存儲(chǔ)器的速度要求就高 ，印制電路板的工藝要求也高，即線間的寄生電容要小。為提高溫度穩(wěn)定性，采用 溫度穩(wěn)定性能好 的電容。隨著集成電路制造工藝技術(shù)的發(fā)展，單片機(jī)的 時(shí)鐘頻率 也在逐步提高 ，已達(dá) 33MHz。 外部時(shí)鐘源 直接接到 XTAL1端 ， XTAL2端懸空 ，見(jiàn) 圖 214。其 引出的方式有兩種 ，如 圖 215所示 。 1．時(shí)鐘周期 時(shí)鐘控制信號(hào)的 基本時(shí)間單位 。如 fosc=6MHz， Tosc=。 執(zhí)行一條指令分為幾個(gè)機(jī)器周期 。每 12個(gè)時(shí)鐘周期 為 1個(gè)機(jī)器周期 。每個(gè) 狀態(tài)又分兩拍 ： P1和 P2。 圖 216 AT89S51的機(jī)器周期 第 2章 單片機(jī)硬件結(jié)構(gòu) 87 3．指令周期 執(zhí)行一條指令 所需的時(shí)間 。而有些 復(fù)雜的指令 ，如 轉(zhuǎn)移、乘、除指令 則需 兩個(gè) 或 多個(gè) 機(jī)器周期。 ? 三字節(jié)指令 都是 雙機(jī)器周期 。 第 2章 單片機(jī)硬件結(jié)構(gòu) 88 復(fù)位操作和復(fù)位電路 單片機(jī)的 初始化操作 ，給復(fù)位腳 RST加上 大于 2個(gè)機(jī)器周期（即 24個(gè)時(shí)鐘振蕩周期）的 高電平 就使 AT89S51復(fù)位。 除系統(tǒng)的正常初始化外，當(dāng) 程序出錯(cuò) （如程序跑飛）或 操作錯(cuò)誤 使系統(tǒng)處于 死鎖 狀態(tài)時(shí)， 需按復(fù)位鍵 使 RST腳為高電平，使 AT89S51擺脫 “跑飛” 或 “死鎖” 狀態(tài)而重新啟動(dòng)程序。由 表 27可看出，復(fù)位時(shí)，SP=07H ，而 P0～ P3引腳均為高電平 。 例如， 當(dāng) P1口某個(gè)引腳外接一個(gè)繼電器繞組，當(dāng)復(fù)位時(shí)，該引腳為高電平，繼電器繞組就會(huì)有電流通過(guò)，就會(huì)吸合繼電器開(kāi)關(guān)，使開(kāi)關(guān)接通，可能會(huì)引起意想不到的后果。 AT89S51片內(nèi)復(fù)位電路結(jié)構(gòu)見(jiàn) 圖 217。 復(fù)位電路采用 上電自動(dòng)復(fù)位 和 按鈕復(fù)位 兩種方式 。 對(duì)于 CMOS型單片機(jī)， 由于在 RST引腳內(nèi)部 有一個(gè) 下拉電阻 ，可將 電阻 R去掉 ，而將 電容 C選為 10?F。為保證系統(tǒng)可靠復(fù)位， RST引腳上的高電平必須維持足夠長(zhǎng)的時(shí)間。按鍵手動(dòng)復(fù)位有 電平 和 脈沖 兩種方式 。 脈沖復(fù)位 是利用 RC 微分電路產(chǎn)生的 正脈沖 來(lái)實(shí)現(xiàn) 的，脈沖復(fù)位電路見(jiàn) 圖 220。 第 2章 單片機(jī)硬件結(jié)構(gòu) 94 圖 219 按鍵電平復(fù)位電路 圖 220 按鍵脈沖復(fù)位電路 第 2章 單片機(jī)硬件結(jié)構(gòu) 95 圖 221所示電路能 輸出 高、低兩種電平 的復(fù)位控制信號(hào)，以適應(yīng)外圍 I/O接口芯片所 要求的 不同復(fù)位電平信號(hào) 。 圖 221 兩種實(shí)用的兼有上電復(fù)位與按鍵復(fù)位的電路 第 2章 單片機(jī)硬件結(jié)構(gòu) 96 低功耗節(jié)電模式 兩種低功耗節(jié)電工作模式 ： 空閑模式 （ idle mode）和掉電保持模式 （ power down mode）。 圖 222為兩種節(jié)電模式的 內(nèi)部控制電路 。格式如 圖 223所示 。 ━ ： 保留位。 PD： 掉電保持模式控制位， PD=1，則 進(jìn)入掉電保持模 式。 第 2章 單片機(jī)硬件結(jié)構(gòu) 98 空閑模式 1. 空閑模式進(jìn)入 如把 PCON中的 IDL位置 1， 由 圖 222，則把通往 CPU的時(shí)鐘信號(hào)關(guān)斷，便 進(jìn)入空閑模式 。所有 外圍電路（中斷系統(tǒng)、串行口和定時(shí)器）仍繼續(xù)工作 ， SP、 PC、 PSW、 A、 P0～ P3端口等所有其他寄存器 、 內(nèi)部 RAM和 SFR中內(nèi)容均保持進(jìn)入空閑模式前狀態(tài)。 第 2章 單片機(jī)硬件結(jié)構(gòu) 99 空閑模式下，若 任一個(gè) 允許的 中斷請(qǐng)求被響應(yīng) 時(shí)， IDL位 被片內(nèi)硬件自動(dòng)清 0，從而 退出空閑模式 。 當(dāng)使用 硬件復(fù)位 退出空閑模式時(shí)，在復(fù)位邏輯電路發(fā)揮控制作用前，有長(zhǎng)達(dá)兩個(gè)機(jī)器周期時(shí)間，單片機(jī)要從斷點(diǎn)處（ IDL位置 1指令的下一條指令處）繼續(xù)執(zhí)行程序。 為了避免在硬件復(fù)位退出空閑模式時(shí)出現(xiàn)對(duì)端口（或外部 RAM）的不希望的寫(xiě)入，在進(jìn)入空閑模式時(shí)，緊隨 IDL位置 1指令后的不應(yīng)是寫(xiě)端口（或外部 RAM）的指令。由 圖222，在掉電模式下， 進(jìn)入時(shí)鐘振蕩器的信號(hào) 被封鎖 ，振蕩器停止工作。 第 2章 單片機(jī)硬件結(jié)構(gòu) 101 2. 掉電模式的退出 兩種方法 ： 硬件復(fù)位 和 外部中斷 。只有當(dāng) Vcc恢復(fù)到正常工作水平時(shí)，只要硬件復(fù)位信號(hào)維持 10ms，便可使單片機(jī)退出掉電運(yùn)行模式。 用戶(hù)在掉電模式下不需操作 WDT。當(dāng)用硬件復(fù)位退出掉電模式時(shí)，對(duì) WDT的操作與正常情況一樣。當(dāng)中斷變?yōu)楦唠娖街?，該中斷被?zhí)行，在中斷服務(wù)程序中復(fù)位寄存器 WDTRST。 第 2章 單片機(jī)硬件結(jié)構(gòu) 103 在 進(jìn)入空閑模式 前， 應(yīng)先設(shè)置 AUXR中的 WDIDLE位 ，以確認(rèn)WDT是否繼續(xù)計(jì)數(shù)。為防止復(fù)位單片機(jī)，用戶(hù)可設(shè)計(jì)一定時(shí)器。 當(dāng) WDIDLE=1， WDT在空閑模式下暫停計(jì)數(shù)，退出空閑模式后，方可