【正文】 為防止復位單片機，用戶可設計一定時器。 用戶在掉電模式下不需操作 WDT。 為了避免在硬件復位退出空閑模式時出現(xiàn)對端口（或外部 RAM）的不希望的寫入，在進入空閑模式時，緊隨 IDL位置 1指令后的不應是寫端口（或外部 RAM）的指令。 第 2章 單片機硬件結構 98 空閑模式 1. 空閑模式進入 如把 PCON中的 IDL位置 1， 由 圖 222，則把通往 CPU的時鐘信號關斷，便 進入空閑模式 。 圖 222為兩種節(jié)電模式的 內(nèi)部控制電路 。按鍵手動復位有 電平 和 脈沖 兩種方式 。 AT89S51片內(nèi)復位電路結構見 圖 217。 第 2章 單片機硬件結構 88 復位操作和復位電路 單片機的 初始化操作 ，給復位腳 RST加上 大于 2個機器周期（即 24個時鐘振蕩周期）的 高電平 就使 AT89S51復位。每個 狀態(tài)又分兩拍 ： P1和 P2。 1．時鐘周期 時鐘控制信號的 基本時間單位 。為提高溫度穩(wěn)定性，采用 溫度穩(wěn)定性能好 的電容。 1．內(nèi)部時鐘方式 AT89S51內(nèi)部有一個用于構成振蕩器的 高增益反相放大器 ，輸入端為芯片引腳 XTAL1，輸出端為引腳 XTAL2。 如 高電平 輸出 ，則強行從 P P2和 P3口輸出的電流 Id會造成單片機端口的損壞，如 圖 212（ a） 所示。 P3口的 第二功能定義 見 表 21，讀者應熟記。 CPU輸出 1時 ， Q=1，場效應管截止， 腳輸出為 1； CPU輸出 0時 ， Q=0，場效應管導通， 腳輸出為 0。 P3口某一位的位電路結構 見 圖 211。 第 2章 單片機硬件結構 70 P2口輸入 時，分 “讀鎖存器” 和 “讀引腳” 兩種方式 : “讀鎖存器”時 ， Q端信號經(jīng)輸入緩沖器 BUF1進入內(nèi)部總 線 “讀引腳”時 ， 先向鎖存器寫 1，使場效應管截止， 腳上的電平經(jīng)輸入緩沖器 BUF2進入內(nèi)部總線。 圖 210 P2口某一位的位電路結構 第 2章 單片機硬件結構 68 1．位電路結構 P2口 某一位的電路 包括： （ 1）一個數(shù)據(jù)輸出鎖存器，用于輸出數(shù)據(jù)位的鎖存。 第 2章 單片機硬件結構 64 圖 29 P1口某一位的位電路結構 第 2章 單片機硬件結構 65 2．工作過程分析 P1口 只能作為通用的 I/O口 使用。 為保證引腳信號的 正確讀入 ，應 首先向鎖存器寫 1。 作通用的 I/O口時，對應的“控制”信號為 0， MUX打向下面，接通鎖存器的 端，“與門”輸出為 0，上方場效應管截止，形成的 P0口輸出電路為漏極開路輸出。 當作為 地址或數(shù)據(jù)輸出 時， “控制”信號為 1，硬件自動使轉接開關 MUX打向上面，接通反相器的輸出，同時使與門處于開啟狀態(tài)。 P0口 P0口是一個 雙功能 的 8位并行端口， 字節(jié)地址 為 80H，位地址為 80H～ 87H。 上面介紹的特殊功能寄存器， 除了前兩個 SP和 B以外，其余的均為 AT89S51在 AT89C51基礎上 新增加的 SFR。 AUXR1的 DPS位 用于 選擇 兩個數(shù)據(jù)指針 。 第 2章 單片機硬件結構 46 3． AUXR寄存器 AUXR是輔助寄存器，其格式如 圖 25所示 ： 圖 25 AUXR寄存器的格式 其中 : DISALE： ALE的禁止 /允許位 。 （ 2）現(xiàn)場保護。 下面介紹某些 SFR，余下的 SFR將在后 面 介紹。 第 2章 單片機硬件結構 39 ２ .片外數(shù)據(jù)存儲器 當片內(nèi) 128B的 RAM不夠用時，需外擴，最多可外擴 64KB的 RAM。 通常這 5個中斷入口 地址處 都放一條跳轉指令 跳向對應的中斷服務子程序，而不是直接存放中斷服務子程序。片內(nèi)為 4KB的 Flash ，地址為 0000H～ 0FFFH。 第 2章 單片機硬件結構 34 ２ .數(shù)據(jù)存儲器空間 片內(nèi) 與 片外 兩部分。 PC的計數(shù)寬度 決定了程序存儲器的地址范圍。 第 2章 單片機硬件結構 31 控制器 任務 識別指令，并根據(jù)指令的性質控制單片機各功能部件，從而保證單片機各部分能自動協(xié)調地工作。用戶應充分利用。 包含了 程序運行狀態(tài)的信息 ，其中 4位保存當前指令執(zhí)行后的狀態(tài)，供程序查詢和判斷。主要包括算術邏輯運算單元 ALU、累加器 A、位處理器、程序狀態(tài)字寄存器 PSW及兩個暫存器等。準雙向口僅有兩個狀態(tài)。作為 通用 I/O輸入 ，應先向端口輸出鎖存器寫入 1。 、 可用于對片內(nèi) Flash存儲器串行編程和校驗，它們分別是串行數(shù)據(jù)輸入、輸出和移位脈沖引腳。 （ 4） （ Program Strobe ENable， 29腳） 片外程序存儲器讀選通信號，低 電平 有效。 VPP： 引腳 第二功能 ，對片內(nèi) Flash編程，接 編程電壓 。當使用 片內(nèi)振蕩器 ，該腳連接外部石英晶體和微調電容。 引腳按其功能可分為如下 3類 ： （ 1）電源及時鐘引腳 — VCC、 VSS； XTAL XTAL2。可進行串行通信，擴展并行 I/O口，還可與多個單片機構成多機系統(tǒng)。 （ 1） CPU（微處理器） 8位的 CPU，與通用 CPU基本相同，同樣包括了 運算器 和控制器 兩大部分，還有面向控制的 位處理功能 。用學習微機的思路來學習單片機。 內(nèi)容概要 第 2章 單片機硬件結構 6 AT89S51單片機的硬件組成 片內(nèi)硬件組成結構如 圖 21所示。 （ 2）數(shù)據(jù)存儲器（ RAM） 片內(nèi)為 128B（ 52子系列 為 256B），片外最多可擴 64KB。 （ 8） P0口 、 P1口、 P2口 和 P3口 4個 8位并行 I/O口。 （ 2）控制引腳 — 、 ALE/ 、 /VPP、 RST（ RESET） （ 3） I/O口引腳 —— P0、 P P P3，為 4個 8位 I/O口 應熟記每一引腳功能對應用系統(tǒng)硬件電路設計十分重要。當使用 外部時鐘源 時，本腳 懸空 。 EAEAEAEA第 2章 單片機硬件結構 18 （ 3） ALE/ （ Address Latch Enable/PROGramming， 30腳） ALE為 CPU訪問外部程序存儲器或外部數(shù)據(jù)存儲器提供地址鎖存信號 ，將 低 8位地址 鎖存在片外的地址鎖存器中。 PROGPSEN第 2章 單片機硬件結構 20 并行 I/O口引腳 （ 1） P0口： 8位，漏極開路的雙向 I/O口 當 外擴存儲器及 I/O接口芯片時 ， P0口作為低 8位地址總線及數(shù)據(jù)總線的 分時復用 端口。 第 2章 單片機硬件結構 22 （ 3） P2口： 8位， 準雙向 I/O口，具有內(nèi)部上拉電阻?？沈寗?4個 LS型 TTL負載。而 P0口作為總線使用，口線內(nèi)無上拉電阻，處于高阻 “懸浮” 態(tài)。 1．算術邏輯運算單元 ALU 可對 8位變量 邏輯 運算 （ 與、或、異或、循環(huán)、求補和清零 ） ，還可 算術運算 （ 加、減、乘、除 ） ALU還有位操作功能，對位變量進行位處理，如置 清 0、求補、測試轉移及邏輯“與”、“或”等 。 格式如圖 23所示 。 第 2章 單片機硬件結構 29 （ 4） RS RS0（ 、 ） 4組工作寄存器區(qū)選擇 選擇片內(nèi) RAM區(qū)中的 4組工作寄存器區(qū)中的某一組為當前工作寄存區(qū) 見 表 22。 控制器包括 ： 程序計數(shù)器、指令寄存器、指令譯碼器、定時及控制邏輯電路等。 PC為 16位，故可對 64KB（ =216B） 尋址。 片內(nèi)有 128 B RAM（ 52子系列為256B） 。 16位地址線，可外擴的程序存儲器空間最大為 64KB，地址為 0000H～ FFFFH。 第 2章 單片機硬件結構 38 數(shù)據(jù)存儲器空間 片內(nèi)與片外兩部分。 注意，片內(nèi) RAM與片外 RAM兩個空間是相互獨立的， 片內(nèi) RAM與片外 RAM的低 128B的地址是相同的 ，但由于使用的是不同的訪問指令，所以不會發(fā)生沖突。 第 2章 單片機硬件結構 41 第 2章 單片機硬件結構 42 第 2章 單片機硬件結構 43 1．堆棧指針 SP 指示堆棧頂部在內(nèi)部 RAM塊中的位置。 執(zhí)行子程序或中斷服務子程序時，要用到一些寄存器單元，會破壞原有內(nèi)容。 0： ALE有效，發(fā)出脈沖； 1： ALE僅在執(zhí)行 MOVC和 MOVX類指令時有效，不訪問外部存儲器時， ALE不輸出脈沖信號 。當 DPS=0時，選用DPTR0；當 DPS=1時，選用 DPTR1。 第 2章 單片機硬件結構 51 位地址空間 211個尋址位的位地址，位地址范圍為 00H～ FFH，其中 00H～ 7FH 這 128位處于 片內(nèi) RAM 字節(jié)地址 20H～ 2FH 單元中，如 表 25所示。端口的各位具有完全相同但又相互獨立的電路結構， P0口 某一位的 位電路結構 如 圖 28所示 。 當 輸出的地址 /數(shù)據(jù)信息為 1時，與門輸出為 1，上方的場效應管導通，下方的場效應管截止， 1；當輸出的地址 /數(shù)據(jù)信息為 0時， 上方的場效應管 截止 ，下方的場效應管 導通 ， 0。 P0口作輸出口 時，來自 CPU的“寫”脈沖加在 D鎖存器的 CP端，內(nèi)部總線上的數(shù)據(jù)寫入 D鎖存器，并由引腳 。單片機復位后，鎖存器自動被置 1；當 P0口由原來輸出轉變?yōu)檩斎霑r，應先置鎖存器為 1，方可執(zhí)行輸入操作。 （ 1） P1口作 輸出口 時，若 CPU輸出 1， Q=1， =0，場效應管截止， P1口引腳的輸出為 1；若 CPU輸出 0， Q=0， =1，場效應管導通， P1口引腳的輸出為 0。 （ 2）