【正文】 控制 各功能部件 。 堆棧結(jié)構(gòu) — 向上生長(zhǎng)型 。要把有關(guān)寄存器單元的內(nèi)容保存起來(lái)，送入堆棧，這就是所謂的“現(xiàn)場(chǎng)保護(hù)”。 第 2章 單片機(jī)硬件結(jié)構(gòu) 47 DISRTO： 禁止 /允許 WDT溢出時(shí)的復(fù)位輸出 。 數(shù)據(jù)指針 可作為一個(gè) 16位寄存器來(lái)用，也可作為兩個(gè)獨(dú)立的 8位寄存器 DP0H（或 DP1H）和 DP0L（或 DP1L）來(lái)用。其余的 83個(gè)可尋址位 分布在 特殊功能寄存器 SFR中， 見(jiàn) 表 26。 第 2章 單片機(jī)硬件結(jié)構(gòu) 56 第 2章 單片機(jī)硬件結(jié)構(gòu) 57 1．位電路結(jié)構(gòu) P0口某一位的電路包括： （ 1）一個(gè)數(shù)據(jù)輸出的鎖存器，用于數(shù)據(jù)位的鎖存。 第 2章 單片機(jī)硬件結(jié)構(gòu) 59 輸出電路是 上、下兩個(gè)場(chǎng)效應(yīng)管形成的 推拉式結(jié)構(gòu) ，大大提高了負(fù)載能力，上方的場(chǎng)效應(yīng)管這時(shí)起到 內(nèi)部上拉電阻 的作用。 Q第 2章 單片機(jī)硬件結(jié)構(gòu) 61 當(dāng) D鎖存器為 1時(shí)， 端為 0，下方場(chǎng)效應(yīng)管截止，輸出為漏極開(kāi)路，此時(shí)，必須外接上拉電阻才能有高電平輸出；當(dāng) D鎖存器為 0時(shí)，下方場(chǎng)效應(yīng)管導(dǎo)通， P0口輸出為低電平。 P0口 大多作為地址 /數(shù)據(jù)復(fù)用口 使用，就不能再作為通用 I/O口使用。 （ 2） P1口作為 輸入口 時(shí)，分為 “讀鎖存器” 和 “讀引腳”兩種方式。 （ 3）一個(gè)多路轉(zhuǎn)接開(kāi)關(guān) MUX，一個(gè)輸入是鎖存器的 Q端，另一個(gè)輸入是高 8位地址。 作為通用 I/O口 時(shí)， P2口為準(zhǔn)雙向口。 （ 2） 3個(gè) 三態(tài)數(shù)據(jù)輸入緩沖器 BUF BUF2和 BUF3，分別用于讀鎖存器、讀引腳數(shù)據(jù)和第二功能數(shù)據(jù)的輸入緩沖。 當(dāng) P3口 第一功能通用輸入 時(shí)，也可執(zhí)行 “讀鎖存器” 操作，此時(shí) Q端信息經(jīng)過(guò)緩沖器 BUF1進(jìn)入內(nèi)部總線。 P0口與 P P P3口相比， P0口的驅(qū)動(dòng)能力較大 ，每位可驅(qū)動(dòng) 8個(gè) LSTTL輸入，而 P P P3口 的每一位的驅(qū)動(dòng)能力， 只有 P0口的一半 。 所以，當(dāng) P1～ P3口驅(qū)動(dòng) LED發(fā)光二極管 時(shí)，應(yīng)該采用低電平驅(qū)動(dòng)。 第 2章 單片機(jī)硬件結(jié)構(gòu) 81 圖 213 內(nèi)部時(shí)鐘方式電路 第 2章 單片機(jī)硬件結(jié)構(gòu) 82 C1和 C2的 典型值 通常選擇為 30pF。隨著集成電路制造工藝技術(shù)的發(fā)展，單片機(jī)的 時(shí)鐘頻率 也在逐步提高 ，已達(dá) 33MHz。如 fosc=6MHz， Tosc=。 圖 216 AT89S51的機(jī)器周期 第 2章 單片機(jī)硬件結(jié)構(gòu) 87 3．指令周期 執(zhí)行一條指令 所需的時(shí)間 。 除系統(tǒng)的正常初始化外，當(dāng) 程序出錯(cuò) （如程序跑飛）或 操作錯(cuò)誤 使系統(tǒng)處于 死鎖 狀態(tài)時(shí)， 需按復(fù)位鍵 使 RST腳為高電平，使 AT89S51擺脫 “跑飛” 或 “死鎖” 狀態(tài)而重新啟動(dòng)程序。 復(fù)位電路采用 上電自動(dòng)復(fù)位 和 按鈕復(fù)位 兩種方式 。 脈沖復(fù)位 是利用 RC 微分電路產(chǎn)生的 正脈沖 來(lái)實(shí)現(xiàn) 的，脈沖復(fù)位電路見(jiàn) 圖 220。格式如 圖 223所示 。所有 外圍電路（中斷系統(tǒng)、串行口和定時(shí)器）仍繼續(xù)工作 ， SP、 PC、 PSW、 A、 P0～ P3端口等所有其他寄存器 、 內(nèi)部 RAM和 SFR中內(nèi)容均保持進(jìn)入空閑模式前狀態(tài)。由 圖222，在掉電模式下， 進(jìn)入時(shí)鐘振蕩器的信號(hào) 被封鎖 ，振蕩器停止工作。當(dāng)用硬件復(fù)位退出掉電模式時(shí)，對(duì) WDT的操作與正常情況一樣。 當(dāng) WDIDLE=1， WDT在空閑模式下暫停計(jì)數(shù)，退出空閑模式后，方可恢復(fù)計(jì)數(shù)。 第 2章 單片機(jī)硬件結(jié)構(gòu) 103 在 進(jìn)入空閑模式 前， 應(yīng)先設(shè)置 AUXR中的 WDIDLE位 ，以確認(rèn)WDT是否繼續(xù)計(jì)數(shù)。只有當(dāng) Vcc恢復(fù)到正常工作水平時(shí)，只要硬件復(fù)位信號(hào)維持 10ms，便可使單片機(jī)退出掉電運(yùn)行模式。 當(dāng)使用 硬件復(fù)位 退出空閑模式時(shí)，在復(fù)位邏輯電路發(fā)揮控制作用前，有長(zhǎng)達(dá)兩個(gè)機(jī)器周期時(shí)間，單片機(jī)要從斷點(diǎn)處（ IDL位置 1指令的下一條指令處）繼續(xù)執(zhí)行程序。 PD： 掉電保持模式控制位， PD=1，則 進(jìn)入掉電保持模 式。 圖 221 兩種實(shí)用的兼有上電復(fù)位與按鍵復(fù)位的電路 第 2章 單片機(jī)硬件結(jié)構(gòu) 96 低功耗節(jié)電模式 兩種低功耗節(jié)電工作模式 ： 空閑模式 （ idle mode）和掉電保持模式 （ power down mode）。為保證系統(tǒng)可靠復(fù)位， RST引腳上的高電平必須維持足夠長(zhǎng)的時(shí)間。 例如， 當(dāng) P1口某個(gè)引腳外接一個(gè)繼電器繞組，當(dāng)復(fù)位時(shí)，該引腳為高電平，繼電器繞組就會(huì)有電流通過(guò)，就會(huì)吸合繼電器開(kāi)關(guān)，使開(kāi)關(guān)接通，可能會(huì)引起意想不到的后果。 ? 三字節(jié)指令 都是 雙機(jī)器周期 。每 12個(gè)時(shí)鐘周期 為 1個(gè)機(jī)器周期 。其 引出的方式有兩種 ，如 圖 215所示 。速度快對(duì) 存儲(chǔ)器的速度要求就高 ，印制電路板的工藝要求也高，即線間的寄生電容要小。 第 2章 單片機(jī)硬件結(jié)構(gòu) 80 時(shí)鐘電路設(shè)計(jì) 時(shí)鐘頻率 直接影響單片機(jī)的 速度 ，時(shí)鐘電路的質(zhì)量也直接影響單片機(jī)系統(tǒng)的穩(wěn)定性。 例如，使用單片機(jī)的并行口 P1～ P3直接驅(qū)動(dòng) 發(fā)光二極管 ，電路如 圖 212。 當(dāng) 某位不作為第二功能 用時(shí)，可 作第一功能通用 I/O使用。 當(dāng)選擇第二輸入功能時(shí)，該位的鎖存器和第二輸出功能端均應(yīng)置 1，保證場(chǎng)效應(yīng)管截止， 入緩沖器 BUF3的輸出獲得。每 1位都可以分別定義為第二輸入功能或第二輸出功能。 （ 2） P2口用作 通用 I/O口 在內(nèi)部控制信號(hào)作用下， MUX與 鎖存器的 Q端接通。 第 2章 單片機(jī)硬件結(jié)構(gòu) 67 P2口 雙功能口， 字節(jié)地址 為 A0H， 位地址 為 A0H～ A7H。 （ 2）兩個(gè)三態(tài)的數(shù)據(jù)輸入緩沖器 BUF1和 BUF2，分別用于讀鎖存器數(shù)據(jù)和讀引腳數(shù)據(jù)的輸入緩沖。 （ 1） 當(dāng)用作 地址 /數(shù)據(jù)復(fù)用 口時(shí)， P0口是個(gè) 真正的雙向口 ， 輸出低 8位地址和輸出 /輸入 8位數(shù)據(jù)。因此， P0口作為地址 /數(shù)據(jù)總線使用時(shí)是一個(gè)真正的雙向端口，簡(jiǎn)稱 雙向口 。 （ 4）數(shù)據(jù)輸出的 控制和驅(qū)動(dòng)電路 ，由 兩個(gè)場(chǎng)效應(yīng)管 （ FET）組成。 第 2章 單片機(jī)硬件結(jié)構(gòu) 55 AT89S51的并行 I/O端口 4個(gè)雙向的 8位并行 I/O端口，分別記為 P0、 P P2和 P3，其中 輸出鎖存器 屬于 特殊功能寄存器 。 當(dāng) CPU由于干擾，程序陷入死循環(huán)或跑飛狀態(tài)時(shí)， WDT提供了一種使程序恢復(fù)正常運(yùn)行的有效手段。 第 2章 單片機(jī)硬件結(jié)構(gòu) 48 4. 數(shù)據(jù)指針 DPTR0和 DPTR1 雙數(shù)據(jù)指針寄存器 ， 便于訪問(wèn) 數(shù)據(jù)存儲(chǔ)器 。在不執(zhí)行乘、除法操作的情況下，可把它當(dāng)作一個(gè)普通寄存器來(lái)使用。 無(wú)論是子程序調(diào)用操作還是中斷服務(wù)子程序調(diào)用，最終都要返回主程序。 凡是 可位尋址的 SFR，字節(jié)地址末位只能是 0H或 8H。 20H～ 2FH的 16個(gè) 單元的 128位可位尋址，也可字節(jié)尋址。 EAEAEA第 2章 單片機(jī)硬件結(jié)構(gòu) 37 （ 2）程序存儲(chǔ)器某些固定單元 用于各中斷源中斷服務(wù)程序入口。位于內(nèi)部 RAM（共 128位）和特殊功能寄存器區(qū)（共 83位）中?？捎猛ㄓ镁幊唐鲗?duì)其編程，也可 在線編程 。 PC中內(nèi)容變化軌跡 決定程序流程。 P=0，表示 A中“ 1”的個(gè)數(shù)為 偶數(shù) 。即當(dāng) D3位向 D4位產(chǎn)生進(jìn)位或借位時(shí)， Ac＝ 1；否則， Ac＝ 0。為解決“瓶頸堵塞”問(wèn)題， AT89S51增加了一部分可以不經(jīng)過(guò)累加器的傳送指令。 第 2章 單片機(jī)硬件結(jié)構(gòu) 25 AT89S51的 CPU 由圖 21可見(jiàn)， CPU由 運(yùn)算器 和 控制器 構(gòu)成。 P1口、P2口、 P3口 均為準(zhǔn)雙向口。 第 2章 單片機(jī)硬件結(jié)構(gòu) 23 （ 4） P3口： 8位， 準(zhǔn)雙向 I/O口 ，具有內(nèi)部上拉電阻。 準(zhǔn)雙向 I/O口，作為通用 I/O輸入時(shí)，應(yīng)先向端口鎖存器寫(xiě) 1。 即 ALE禁止位不影響對(duì)外部存儲(chǔ)器的訪問(wèn)。 =1，在 PC值不超出 0FFFH（即不超出片內(nèi) 4KB Flash存儲(chǔ)器的地址范圍）時(shí)，單片機(jī)讀 片內(nèi)程序存儲(chǔ)器 （ 4KB）中的程序，但 PC值超出 0FFFH （即超出片內(nèi) 4KB Flash地址范圍）時(shí)，將 自動(dòng)轉(zhuǎn)向讀取片外 60KB（ 1000HFFFFH）程序存儲(chǔ)器空間中的程序。 外接時(shí)鐘源時(shí) ，該腳接外部時(shí)鐘振蕩器的信號(hào)。 AT89S51與 51系列中各種型號(hào)芯片的引腳互相兼容。 （ 6） 1個(gè)看門(mén)狗定時(shí)器 WDT 當(dāng) CPU由于干擾使程序陷入死循環(huán)或跑飛時(shí) ， WDT可 使程序恢復(fù)正常運(yùn)行。 CPU對(duì)各種功能部件的控制 是采用 特殊功能寄存器 （ SFR，Special Function Register）的集中控制方式。 目的： 本章 學(xué)習(xí) ，為 AT89S51系統(tǒng)的應(yīng)用 設(shè)計(jì) 打下基礎(chǔ)。 有如下 功能部件 和 特性 ： （ 1） 8位微處理器（ CPU）； （ 2）數(shù)據(jù)存儲(chǔ)器（ 128B RAM）； （ 3）程序存儲(chǔ)器（ 4KB Flash ROM）； （ 4） 4個(gè) 8位可編程并行 I/O口（ P0、 P P2和 P3口）； （ 5） 1個(gè)全雙工的異步串行口； 第 2章 單片機(jī)硬件結(jié)構(gòu) 7 圖 21 AT89S51單片機(jī)片內(nèi)結(jié)構(gòu) 第 2章 單片機(jī)硬件結(jié)構(gòu) 8 （ 6） 2個(gè)可編程的 16位定時(shí)器 /計(jì)數(shù)器； （ 7） 1個(gè)看門(mén)狗定時(shí)器； （ 8）中斷系統(tǒng)具有 5個(gè)中斷源、 5個(gè)中斷向量； （ 9）特殊功能寄存器（ SFR） 26個(gè)； （ 10）低功耗模式有 空閑模式 和 掉電模式 ，且具有掉電模式下的中斷恢復(fù)模式； （ 11） 3個(gè)程序加密鎖定位 。 第 2章 單片機(jī)硬件結(jié)構(gòu) 11 （ 3）程序存儲(chǔ)器（ Flash ROM） 片內(nèi)集成有 4KB的 Flash存儲(chǔ)器（ AT89S52 則 為 8KB； AT89C55片內(nèi) 20KB）