【正文】 結構 23 （ 4） P3口： 8位， 準雙向 I/O口 ，具有內部上拉電阻。作為 通用 I/O輸入 ，應先向端口輸出鎖存器寫入 1。 P3口還可提供 第二功能 。 第 2章 單片機硬件結構 24 綜上所述， P0口 可 作為總線 口 ，為雙向口。 P1口、P2口、 P3口 均為準雙向口。準雙向口僅有兩個狀態(tài)。故 P0口為雙向三態(tài) I/O口。 另外， 準雙向口 作通用 I/O的輸入口使用時， 一定要向該口先寫入“ 1”。 第 2章 單片機硬件結構 25 AT89S51的 CPU 由圖 21可見， CPU由 運算器 和 控制器 構成。主要包括算術邏輯運算單元 ALU、累加器 A、位處理器、程序狀態(tài)字寄存器 PSW及兩個暫存器等。 第 2章 單片機硬件結構 26 2．累加器 A 使用最頻繁的寄存器， 可 寫為 Acc。 作用如下： （ 1） ALU單元的輸入數(shù)據源之一，又是 ALU運算結果存放單元 。為解決“瓶頸堵塞”問題， AT89S51增加了一部分可以不經過累加器的傳送指令。 包含了 程序運行狀態(tài)的信息 ，其中 4位保存當前指令執(zhí)行后的狀態(tài)，供程序查詢和判斷。 圖 23 PSW的格式 第 2章 單片機硬件結構 28 PSW中各個位的功能 ： （ 1） Cy（ ）進位標志位 可寫為 C。在位處理器中，它是位累加器。即當 D3位向 D4位產生進位或借位時， Ac＝ 1；否則， Ac＝ 0。用戶應充分利用。 （ 5） OV（ ）溢出標志位 當執(zhí)行算術指令時，用來指示運算結果是否產生溢出。 （ 6） 保留位 （ 7） P（ ）奇偶標志位 指令執(zhí)行完，累加器 A中 “ 1”的個數(shù) 是 奇數(shù) 還是 偶數(shù) 。 P=0，表示 A中“ 1”的個數(shù)為 偶數(shù) 。 第 2章 單片機硬件結構 31 控制器 任務 識別指令，并根據指令的性質控制單片機各功能部件，從而保證單片機各部分能自動協(xié)調地工作。功能是控制指令的讀入、譯碼和執(zhí)行，從而對各功能部件進行定時和邏輯控制。單片機復位時， PC中內容為 0000H，從程序存儲器 0000H單元取指令，開始執(zhí)行程序。 PC中內容變化軌跡 決定程序流程。 PC的計數(shù)寬度 決定了程序存儲器的地址范圍。 第 2章 單片機硬件結構 33 AT89S51存儲器的結構 存儲器 的 結構特點之一是將程序存儲器和數(shù)據存儲器分開 （哈佛結構）， 并有 各自 的訪問指令。 １ .程序存儲器空間 片內和片外兩部分?？捎猛ㄓ镁幊唐鲗ζ渚幊蹋部?在線編程 。 第 2章 單片機硬件結構 34 ２ .數(shù)據存儲器空間 片內 與 片外 兩部分。 片內 RAM不夠用時，在 片外可擴至 64KB RAM 。 SFR綜合反映了整個單片機基本系統(tǒng)內部實際的工作狀態(tài)及工作方式。位于內部 RAM（共 128位）和特殊功能寄存器區(qū)（共 83位）中。片內為 4KB的 Flash ，地址為 0000H～ 0FFFH。 使用 時應注意以下問題 ： （ 1）分為 片內 和 片外 兩部分 （ 2）程序存儲器某些固定單元 第 2章 單片機硬件結構 36 （ 1）分為 片內 和 片外 兩部分 ，訪問片內的還是片外的程序存儲器，由 引腳電平 確定。 =0時，只能執(zhí)行片外程序存儲器（ 0000H～ FFFFH）中的程序。 EAEAEA第 2章 單片機硬件結構 37 （ 2）程序存儲器某些固定單元 用于各中斷源中斷服務程序入口。 通常這 5個中斷入口 地址處 都放一條跳轉指令 跳向對應的中斷服務子程序，而不是直接存放中斷服務子程序。 １ .片內數(shù)據存儲器 片內數(shù)據存儲器（ RAM）共 128個單元，字節(jié)地址 為 00H～ 7FH。 00H～ 1FH 的 32個單元 是 4組通用工作寄存器區(qū)，每區(qū)包含 8B，為 R7～ R0。 20H～ 2FH的 16個 單元的 128位可位尋址，也可字節(jié)尋址。 第 2章 單片機硬件結構 39 ２ .片外數(shù)據存儲器 當片內 128B的 RAM不夠用時，需外擴，最多可外擴 64KB的 RAM。 第 2章 單片機硬件結構 40 特殊功能寄存器（ SFR） 采用特殊功能寄存器集中控制 各功能部件 。 SFR的名稱及其分布 ，有些還可位尋址 ,見 表 24 。 凡是 可位尋址的 SFR，字節(jié)地址末位只能是 0H或 8H。 下面介紹某些 SFR，余下的 SFR將在后 面 介紹。 堆棧結構 — 向上生長型 。 堆棧是為 子程序調用 和 中斷操作 而設 ， 主要 用來 保護斷點 和 現(xiàn)場 。 無論是子程序調用操作還是中斷服務子程序調用，最終都要返回主程序。 （ 2）現(xiàn)場保護。要把有關寄存器單元的內容保存起來，送入堆棧，這就是所謂的“現(xiàn)場保護”。數(shù)據壓入堆棧， SP自動加 1；數(shù)據彈出堆棧， SP自動減 1。在不執(zhí)行乘、除法操作的情況下，可把它當作一個普通寄存器來使用。 第 2章 單片機硬件結構 46 3． AUXR寄存器 AUXR是輔助寄存器，其格式如 圖 25所示 ： 圖 25 AUXR寄存器的格式 其中 : DISALE： ALE的禁止 /允許位 。 第 2章 單片機硬件結構 47 DISRTO： 禁止 /允許 WDT溢出時的復位輸出 。 WDIDLE： WDT在空閑模式下的禁止 /允許位。 第 2章 單片機硬件結構 48 4. 數(shù)據指針 DPTR0和 DPTR1 雙數(shù)據指針寄存器 ， 便于訪問 數(shù)據存儲器 。 AUXR1的 DPS位 用于 選擇 兩個數(shù)據指針 。 數(shù)據指針 可作為一個 16位寄存器來用，也可作為兩個獨立的 8位寄存器 DP0H（或 DP1H）和 DP0L（或 DP1L）來用。 0： 選擇數(shù)據指針寄存器 DPTR0； 1： 選擇數(shù)據指針寄存器 DPTR1。 當 CPU由于干擾，程序陷入死循環(huán)或跑飛狀態(tài)時， WDT提供了一種使程序恢復正常運行的有效手段。 上面介紹的特殊功能寄存器， 除了前兩個 SP和 B以外，其余的均為 AT89S51在 AT89C51基礎上 新增加的 SFR。其余的 83個可尋址位 分布在 特殊功能寄存器 SFR中， 見 表 26。 第 2章 單片機硬件結構 52 第 2章 單片機硬件結構 53 特殊功能 寄存器 位 地 址 字 節(jié)地 址 D7 D6 D5 D4 D3 D2 D1 D0 B F7H F6H F5H F4H F3H F2H F1H F0H F0H Acc E7H E6H E5H E4H E3H E2H E1H E0H E0H PSW D7H D6H D5H D4H D3H D2H D1H D0H D0H IP — — — BCH BBH BAH B9H B8H B8H P3 B7H B6H B5H B4H B3H B2H B1H B0H B0H IE AFH — — ACH ABH AAH A9H A8H A8H P2 A7H A6H A5H A4H A3H A2H A1H A0H A0H SCON 9FH 9EH 9DH 9CH 9BH 9AH 99H 98H 98H P1 97H 96H 95H 94H 93H 92H 91H 90H 90H TCON 8FH 8EH 8DH 8CH 8BH 8AH 89H 88H 88H P0 87H 86H 85H 84H 83H 82H 81H 80H 80H 表 26 SFR中的位地址分布 第 2章 單片機硬件結構 54 作為對 AT89S51存儲器結構的總結， 圖 27為 各類存儲器的結構圖。 第 2章 單片機硬件結構 55 AT89S51的并行 I/O端口 4個雙向的 8位并行 I/O端口，分別記為 P0、 P P2和 P3，其中 輸出鎖存器 屬于 特殊功能寄存器 。 P0口 P0口是一個 雙功能 的 8位并行端口， 字節(jié)地址 為 80H，位地址為 80H～ 87H。 第 2章 單片機硬件結構 56 第 2章 單片機硬件結構 57 1．位電路結構 P0口某一位的電路包括： （ 1）一個數(shù)據輸出的鎖存器，用于數(shù)據位的鎖存。 （ 3）一個多路轉接開關 MUX，它的一個輸入來自鎖存器的 端，另一個輸入為地址 /數(shù)據信號的反相輸出。 （ 4）數(shù)據輸出的 控制和驅動電路 ，由 兩個場效應管 （ FET）組成。 當作為 地址或數(shù)據輸出 時， “控制”信號為 1，硬件自動使轉接開關 MUX打向上面，接通反相器的輸出，同時使與門處于開啟狀態(tài)。 第 2章 單片機硬件結構 59 輸出電路是 上、下兩個場效應管形成的 推拉式結構 ，大大提高了負載能力，上方的場效應管這時起到 內部上拉電阻 的作用。 由于 P0口作為地址 /數(shù)據復用方式訪問外部存儲器時， CPU自動向 P0口寫入 FFH，使下方場效應管截止，上方場效應管由于控制信號為 0也截止，從而 保證數(shù)據信息的 高阻抗 輸入 ，從外部存儲器輸入的數(shù)據信息直接由 BUF2進入內部總線。因此， P0口作為地址 /數(shù)據總線使用時是一個真正的雙向端口，簡稱 雙向口 。 作通用的 I/O口時，對應的“控制”信號為 0， MUX打向下面，接通鎖存器的 端，“與門”輸出為 0，上方場效應管截止，形成的 P0口輸出電路為漏極開路輸出。 Q第 2章 單片機硬件結構 61 當 D鎖存器為 1時， 端為 0，下方場效應管截止，輸出為漏極開路，此時，必須外接上拉電阻才能有高電平輸出；當 D鎖存器為 0時，下方場效應管導通， P0口輸出為低電平。 當 CPU發(fā)出 “讀鎖存器” 指令時， 鎖存器的狀態(tài) 由 Q端經上方的三態(tài)緩沖器 BUF1進入內部總線； 當