【正文】 ）時，可提供 流 。由于 P1～ P3內(nèi)部有 30kΩ 左右的 上拉電阻 。 第 2章 單片機硬件結(jié)構(gòu) 78 （ a） 不恰當(dāng)?shù)倪B接：高電平驅(qū)動 （ b） 恰當(dāng)?shù)倪B接：低電平驅(qū)動 圖 212 發(fā)光二極管與 AT89S51并行口的直接連接 第 2章 單片機硬件結(jié)構(gòu) 79 時鐘電路與時序 時鐘電路產(chǎn)生 AT89S51工作時所 必需的控制信號 ，在時鐘信號的控制下，嚴格按時序執(zhí)行指令。 常用的時鐘電路有 兩種方式 ，一種是 內(nèi)部時鐘 方式，另一種是 外部時鐘 方式。電容大小會影響振蕩器頻率高低、振蕩器的穩(wěn)定性和起振的快速性。晶體和電容應(yīng)盡可能與單片機靠近，以減少寄生電容，保證振蕩器穩(wěn)定、可靠地工作。 第 2章 單片機硬件結(jié)構(gòu) 83 2．外部時鐘方式 用現(xiàn)成的外部振蕩器產(chǎn)生脈沖信號， 常用于 多片 AT89S51同時工作，以便于多片 AT89S51單片機之間的同步，一般為低于12MHz的方波。 圖 215 時鐘信號的兩種引出方式 第 2章 單片機硬件結(jié)構(gòu) 85 機器周期、指令周期與指令時序 各種指令時序與時鐘周期 相 關(guān)。 2．機器周期 CPU完成一個基本操作所需時間為 機器周期 。 第 2章 單片機硬件結(jié)構(gòu) 86 1個機器周期 包括 12個時鐘周期 ，分 6個狀態(tài) ： S1～ S6。簡單的 單字節(jié)指令 ，取出指令立即執(zhí)行， 只需 一個機器周期 的時間 。 ? 乘、除指令 占用 4個機器周期 。 第 2章 單片機硬件結(jié)構(gòu) 89 復(fù)位操作還對 其他一些寄存器 有影響，這些寄存器復(fù)位時的狀態(tài) 見 表 27。 第 2章 單片機硬件結(jié)構(gòu) 90 第 2章 單片機硬件結(jié)構(gòu) 91 復(fù)位電路設(shè)計 由復(fù)位電路實現(xiàn)。 最簡單的上電自動復(fù)位電路如 圖 218所示。 除了上電復(fù)位外，有時還需要 按鍵手動復(fù)位 。圖中阻容參數(shù)適于 6MHz時鐘。 掉電保持模式 下， Vcc可由 后備電源 供電。 圖 223 特殊功能寄存器 PCON的格式 PCON寄存器各位定義： SMOD： 串行通信波特率選擇（該位見第 7章的介紹）。 IDL： 空閑模式控制位，若 IDL=1，則 進入空閑運行模式 。 2. 空閑模式退出 兩種方法退出 ， 響應(yīng)中斷方式 ， 硬件復(fù)位方式 。在這期間，片內(nèi)硬件阻止 CPU對片內(nèi) RAM的訪問，但不阻止對外部端口（或外部 RAM）的訪問。 由于沒有時鐘信號，內(nèi)部的 所有功能部件均停止工作 ，但片內(nèi) RAM和 SFR的原來的內(nèi)容都被保留 ，有關(guān) 端口的輸出狀態(tài)值 都 保存在對應(yīng)的特殊功能寄存器中 。 第 2章 單片機硬件結(jié)構(gòu) 102 掉電和空閑模式下的 WDT 掉電模式下振蕩器停止，意味著 WDT也就停止計數(shù)。中斷方式退出掉電模式時，應(yīng)使中斷輸入保持足夠長時間的低電平，以使振蕩器達到穩(wěn)定。 當(dāng) WDIDLE=0，空閑模式下的 WDT保持繼續(xù)計數(shù)。 。該定時器使器件定時退出空閑模式，然后復(fù)位 WDTRST，再 103103重新進入空閑模式。在 外部中斷引腳保持低電平 時，為防止 WDT溢出復(fù)位，在系統(tǒng)進入掉電模式前先對寄存器 WDTRST復(fù)位。 退出 有 兩種方法 ： 硬件復(fù)位 和 外部中斷 。硬件復(fù)位時要重新初始化 SFR，但不改變片內(nèi) RAM的內(nèi)容。 第 2章 單片機硬件結(jié)構(gòu) 100 掉電運行模式 1. 掉電模式的進入 用指令把 PCON寄存器的 PD位 置 1，便 進入掉電模式 。當(dāng)執(zhí)行完中斷服務(wù)程序返回時，將從設(shè)置空閑模式指令的下一條指令（斷點處）繼續(xù)執(zhí)行程序。雖然振蕩器運行，但是 CPU進入空閑狀態(tài) 。 GF GF0： 通用標志位，兩個標志位用戶使用。 圖 222 低功耗節(jié)電模式的控制電路 第 2章 單片機硬件結(jié)構(gòu) 97 兩種節(jié)電模式可通過 PCON的 位 IDL和 位 PD的設(shè)置來實現(xiàn)。單穩(wěn)電路如 圖 22174LS122 ，實驗表明，電容 C 的選擇約為 ?F較好。 按鍵手動 復(fù)位 電路見 圖 219。 第 2章 單片機硬件結(jié)構(gòu) 92 圖 217 片內(nèi)復(fù)位電路結(jié)構(gòu) 圖 218 上電復(fù)位電路 第 2章 單片機硬件結(jié)構(gòu) 93 上電自動復(fù)位 是給電容 C 充電加給 RST引腳一個 短的高電平信號 ，此信號隨著 VCC對電容 C 的充電過程而逐漸回落，即 RST引腳上的 高電平持續(xù)時間 取決于電容 C 充電時間 。 復(fù)位引腳 RST通過一個施密特觸發(fā)器與復(fù)位電路相連，施密特觸發(fā)器用來抑制噪聲，在每個機器周期的 S5P2，施密特觸發(fā)器的輸出電平由復(fù)位電路采樣一次，然后才能得到內(nèi)部復(fù)位操作所需要的信號。 在某些控制應(yīng)用中，要 注意考慮 P0～ P3引腳的高電平 對接在這些引腳上的外部電路的影響 。 復(fù)位操作 復(fù)位時， PC初始化為 0000H，程序從 0000H單元開始執(zhí)行。 從指令執(zhí)行時間看 : ? 單字節(jié)和雙字節(jié) 指令 一般為單機器周期 和 雙機器周期 。因此，一個機器周期中的 12個時鐘周期 表示為 S1P S1P S2P S2P … 、S6P2， 如 圖 216所示 。每個機器周期完成一個 基本操作 ，如取指令、讀或?qū)憯?shù)據(jù)等。若晶振頻率為 fosc，則時鐘周期 Tosc=1/fosc。 圖 214 AT89S51的外部時鐘方式電路 第 2章 單片機硬件結(jié)構(gòu) 84 3．時鐘信號的輸出 當(dāng)使用片內(nèi)振蕩器， XTAL XTAL2引腳還能為應(yīng)用系統(tǒng)中的其他芯片提供時鐘，但需增加驅(qū)動能力。 常選 6MHz或 12MHz的 石英晶體 。晶體頻率越高， 單片機速度就越快 。兩引腳跨接石英晶體振蕩器和微調(diào)電容，構(gòu)成一個穩(wěn)定的自激振蕩器， 圖 213是 AT89S51內(nèi)部時鐘方式 的 電路 。 CPU發(fā)的 時序信號 兩類 ， 一類 用對片內(nèi)各個功能部件控制，用戶無須了解； 另一類 用于對片外存儲器或 I/O口的控制 ，這部分時序?qū)τ诜治?、設(shè)計硬件接口電路 至關(guān)重要 。 如端口引腳為 低電平 ，能使電流 Id 從單片機外部流入內(nèi)部，則 將大大增加流過的電流值 ，如 圖 212（ b） 所示 。所以， 任何一個口要想獲得較大的驅(qū)動能力，只能用 低電平 輸出。 第 2章 單片機硬件結(jié)構(gòu) 76 P1～ P3口驅(qū)動 LED發(fā)光二極管 下面討論 P1～ P3口與 LED發(fā)光二極管的驅(qū)動連接問題。實際應(yīng)用中，由于復(fù)位后 P3口鎖存器自動置 1，滿足第二功能所需的條件，所以不需任何設(shè)置工作，就可以進入第二功能操作。 用作 第一功能通用輸入 時， 出功能均應(yīng)置 1，場效應(yīng)管截止， BUF3和 BUF2進入內(nèi)部總線，完成 “讀引腳” 操作。 當(dāng)?shù)诙敵鰹?1時，場效應(yīng)管截止， 1； 當(dāng)?shù)诙敵鰹?0時，場效應(yīng)管導(dǎo)通， 0。 1．位電路結(jié)構(gòu) P3口某一位的電路包括： （ 1） 1個 數(shù)據(jù)輸出鎖存器，鎖存輸出數(shù)據(jù)位。 第 2章 單片機硬件結(jié)構(gòu) 71 P3口 由于 引腳數(shù)目有限 ，在 P3口 增加了第二功能 。 3． P2口的特點 作為地址輸出線 時， P2口高 8位地址， P0口輸出的低 8位地址尋址 64KB地址空間。當(dāng) “地址”為0時，場效應(yīng)管導(dǎo)通， P2口引腳輸出 為 0；當(dāng) “地址”線為 1時，場效應(yīng)管截止， P2口引腳輸出 1。 （ 2）兩個三態(tài)數(shù)據(jù)輸入緩沖器 BUF1和 BUF2，分別用于讀鎖存器數(shù)據(jù)和讀引腳數(shù)據(jù)的輸入緩沖。 P1口 “讀引腳”輸入 時，必須 先向鎖存器寫入 1。 （ 1） P1口作 輸出口 時，若 CPU輸出 1， Q=1， =0，場效應(yīng)管截止， P1口引腳的輸出為 1；若 CPU輸出 0， Q=0， =1，場效應(yīng)管導(dǎo)通， P1口引腳的輸出為 0。 1．位電路結(jié)構(gòu) P1口位電路結(jié)構(gòu)由以下 三部分組成 ： （ 1）一個數(shù)據(jù)輸出鎖存器，用于輸出數(shù)據(jù)位的鎖存。單片機復(fù)位后，鎖存器自動被置 1；當(dāng) P0口由原來輸出轉(zhuǎn)變?yōu)檩斎霑r，應(yīng)先置鎖存器為 1，方可執(zhí)行輸入操作。 第 2章 單片機硬件結(jié)構(gòu) 62 3． P0口的特點 P0口為 雙功能口 —— 地址 /數(shù)據(jù)復(fù)用 口和 通用 I/O口。 P0口作輸出口 時，來自 CPU的“寫”脈沖加在 D鎖存器的 CP端，內(nèi)部總線上的數(shù)據(jù)寫入 D鎖存器，并由引腳 。 具有 高阻抗輸入的 I/O口 應(yīng)具有 高電平 、 低電平 和 高阻抗 3種狀態(tài) 的端口。 當(dāng) 輸出的地址 /數(shù)據(jù)信息為 1時，與門輸出為 1，上方的場效應(yīng)管導(dǎo)通，下方的場效應(yīng)管截止， 1；當(dāng)輸出的地址 /數(shù)據(jù)信息為 0時， 上方的場效應(yīng)管 截止 ，下方的場效應(yīng)管 導(dǎo)通 ， 0。 MUX由“控制”信號控制，實現(xiàn)鎖存器的輸出和地址 /數(shù)據(jù)信號之間的轉(zhuǎn)接。端口的各位具有完全相同但又相互獨立的電路結(jié)構(gòu)， P0口 某一位的 位電路結(jié)構(gòu) 如 圖 28所示 。 從圖中可 清楚看出各類存儲器在存儲器空間的位置。 第 2章 單片機硬件結(jié)構(gòu) 51 位地址空間 211個尋址位的位地址，位地址范圍為 00H～ FFH，其中 00H～ 7FH 這 128位處于 片內(nèi) RAM 字節(jié)地址 20H～ 2FH 單元中，如 表 25所示。 圖 26 AUXR1寄存器的格式 第 2章 單片機硬件結(jié)構(gòu) 50 6. 看門狗定時器 WDT WDT包含一個 14位計數(shù)器 和 看門狗定時器復(fù)位寄存器 —— （ WDTRST）。當(dāng) DPS=0時，選用DPTR0；當(dāng) DPS=1時，選用 DPTR1。 0： WDT在空閑模式下繼續(xù)計數(shù)； 1： WDT在空閑模式下暫停計數(shù)。 0： ALE有效，發(fā)出脈沖； 1： ALE僅在執(zhí)行 MOVC和 MOVX類指令時有效，不訪問外部存儲器時， ALE不輸出脈沖信號 。 第 2章