【正文】 所有被恢復(fù)的附號經(jīng)過串并變換后，再進行解碼，即得到所發(fā)送的原始數(shù)據(jù)比特。 T1 dttjwtjw nT n )e xp()e xp(0 ?? ={01 nmnm?? 在接收端，如圖 42所示， OFDM符號經(jīng)過混頻器 /積分器組進行解調(diào)和判決。 武漢理工大學(xué)學(xué)士 學(xué)位論文 17 4 OFDM 系統(tǒng)設(shè)計與仿真實現(xiàn) OFDM 調(diào)制解調(diào)原理 OFDM調(diào)制如圖 41 所示：速率為 Rb bit/s的串行比特流，經(jīng)過數(shù)據(jù)編碼器，每 log 2 M個比特被映射為一個符號（ M 為符號空間的符號個數(shù)），從而產(chǎn)生了速率為 R s =MRb2log符號 /s的串行符號流，符號周期 Ts = sR1 s。 ⑦ 音頻輸入輸出。 ③ 10/100M以太網(wǎng)接口。 VirtexII Pro系列芯片 具 有如下系統(tǒng)特性： ① 用于改善信號傳輸質(zhì)量的數(shù)字阻抗匹配技術(shù) (DCI)； ② 多達(dá) 2個 400MHZ、 600多 DMIPS、嵌入式 IBM Powepc 405處理器硬核； ③ 帶有 MicroBlaze 核的軟處理解決方案； ④ 用于數(shù)字信號處理的硬件乘法器，多達(dá) 444 個 18*18嵌入式乘法器； ⑤ 內(nèi)部集成 DSP工具，如 The Math Works ,MATLAB/Simulink、 Xilinx System Generator for DSP以及 Candence SPW。 ④嵌入式系統(tǒng)的硬件 /軟件協(xié)同設(shè)計 提供了嵌入式系統(tǒng)的硬 件 /軟件協(xié)同設(shè)計能力，可直接加載 Xilinx公司的 MicroBlaze 32 位 RISC 處理器，甚至構(gòu)建和調(diào)試 DSP 協(xié)處理器。用戶也可以通過基本的子模塊生成功能特征明確的 System Generator IP Core,作為大型設(shè)計的一部分使用。整個開發(fā)的過程肯定是反復(fù)迭代、修正的，其中不可缺少的紐帶就是 System Generator。 圖 32 ChipScope Pro 的典型工作流程圖 武漢理工大學(xué)學(xué)士 學(xué)位論文 15 Xilinx System Generator 簡介 System Generator 是 Xilinx 公司的系統(tǒng)級建模工具，在很多方面擴展了 MathWorks公司的 Simulink平臺，提供了適合硬件設(shè)計的數(shù)字信號處理（ DSP）建模環(huán)境，加速、簡化了 FPGA的 DSP系統(tǒng)級硬件設(shè)計。 ChipScope Pro 應(yīng) 用的方法：用戶可以使用 ChipScope Pro 內(nèi)核生成器生成的例示代碼插入 HDL 源程序中，從而將 ICON、 ILA 等內(nèi)核插入到設(shè)計中，也可以使用 ChipScope Pro內(nèi)核插入器將 ICON、 ILA 等內(nèi)核直接插入到已經(jīng)綜合完成的設(shè)計網(wǎng)表中。 圖 31 ChipScope Pro 工作原理圖 武漢理工大學(xué)學(xué)士 學(xué)位論文 14 ChipScope Pro提供了 7種不同的核資源，下面我們對本設(shè)計涉及的兩類核： ICON核和 ILA核進行簡要說明，其中 ICON核用于控制，是必不可少的，而 ILA 與其他幾類核功能類似，均為邏輯測試核，并且它是使用頻率最高的邏輯測試 核。 ChipScope Pro 的基本原理根據(jù)用戶設(shè)定的觸發(fā)條件將信號實時地保存到 FPGA 中未使用到的塊 RAM 中，然后通過 JTAG口將信號傳送到計算機，并在計算機屏幕上顯示時序波形。如果能較好地掌握這些工具，將大幅度提高設(shè)計者的水平，使設(shè)計工作更加游刃有余。 根據(jù)設(shè)計流程與功能劃分， ISE 的集成工具主要分為設(shè)計輸入工具、綜合工具、仿真工具、實現(xiàn)工具和輔助設(shè)計工具等 5類。 ISE秉承了 Xilinx 設(shè)計軟件的強大輔助功能。 ② ISE界面風(fēng)格簡潔流暢，易學(xué)易用。 ISE 是集成綜合環(huán)境的簡稱，它是 Xilinx FPGA 的綜合性集成設(shè)計平臺，該平臺集成了從設(shè)計輸入、仿真、邏輯綜合、布局布線與實現(xiàn)、時序分析、芯片下載與配置、功率分析等幾乎所有設(shè)計流程所需工具。這使得工程師在功能設(shè)計、邏輯驗證階段，可以不必過多考慮門級及工藝實現(xiàn)的具體細(xì)節(jié)，只需要利用系統(tǒng)設(shè)計時對芯片的要求，施加不同的約束條件，即可設(shè)計出實際電路。這不僅是因為用 Verilog HDL 所完成地設(shè)計，它的信號位數(shù)是很容易改變的，可以很容易地對它進行修改，來適應(yīng)不同規(guī)模的應(yīng)用 。當(dāng)然完整的硬件描述語言足以對從最復(fù)雜的芯片到完整的電子系統(tǒng)進行描述。因此，用這種語言編寫的模型能夠使用 Verilog 仿真器進行驗證。 Verilog HDL語言具有下述描述能力 :設(shè)計 的行為特性、設(shè)計的數(shù)據(jù)流特性、設(shè)計的結(jié)構(gòu)組成以及包含響應(yīng)監(jiān)控和設(shè)計驗證方面的時延和波形產(chǎn)生機制。 20 世紀(jì) 80 年代后期， VHDL 和 VerilogHDL 語言適應(yīng)了這種趨勢的要求，先后成為 IEEE標(biāo)準(zhǔn)。 硬件描述語言 HDL 的發(fā)展至今已有 20多年的歷史，并成功地應(yīng)用于設(shè)計的各個階段 :建模、仿真、驗證和綜合等。然后，利用電子設(shè)計自動化 (EDA)工具，逐層進行仿真驗證，再把其中需要變?yōu)閷嶋H電路的模塊組合，經(jīng)過自動綜合工具轉(zhuǎn)換到門級電路網(wǎng)表。而仿真主要針對設(shè)計，采用 EDA工具進行波形仿真，只有波形仿真通過才能說明設(shè)計的正確性與合理性 ； 綜合主要是將用 HDL語言所作的硬件描述對應(yīng)到 FPGA 芯片上的單位邏輯電路上 ； 實現(xiàn)是將綜合后生成 的邏輯網(wǎng)表與具體的FPGA 相適配 。同時，通過用戶配置的選擇，可使輸出信號 (OUT)和使能信號 (T)反相。 圖 23 IOB 模塊內(nèi)部結(jié)構(gòu) 當(dāng) IOB被定義為輸入時 :輸入信號經(jīng) Pad進入輸入緩沖器，并根據(jù)用戶編程要求，既可武漢理工大學(xué)學(xué)士 學(xué)位論文 9 以直接輸入，亦 可以通過 D觸發(fā)器或電平觸發(fā)鎖存器輸入，而此時亦可由配置選擇到達(dá)觸發(fā)器或鎖存器的信號是否需要延時，以補償時鐘信號的延遲。 由于 SRAM的結(jié)構(gòu)原理上的一些特點，使之可以不受電源劇烈變化或粒子輻射的影響 。對于 FPGA 器件編程實現(xiàn)，實際上就是由加載于 SRAM 上的配置數(shù)據(jù)決定和控制各個 CLB、 IOB 及內(nèi)部連線 PI 的邏輯功能和它們之間的相互連接關(guān)系。 LCA像一個門陣列，通過內(nèi)部的可編程布線通道的內(nèi)部互連網(wǎng)絡(luò)，把可編程邏輯塊 CLB按設(shè)計要求連接在一起以綜合陣列中的邏輯功能。 CLB 的兩個四輸入組合邏輯發(fā)生器 F、 G(輸人為 F1~F4， G1~G4)，可以獨立提供由其 4 個輸入口隨意定義的布爾函數(shù)，而第三個組合邏輯發(fā)生器 H可以實現(xiàn)九變量的邏輯功能，用于諸如奇偶校驗或兩個四輸入器件的擴展密度的比較。圖 22所示是可編程邏輯塊 (CLB)的基本結(jié)構(gòu)原理圖。 [7] 綜上所述， 以 Xilinx 公司 FPGA 為例，基本結(jié)構(gòu)主要由以下幾個部分構(gòu)成，如圖 21所示： ①編程邏輯功能模塊 CLB； ②編程輸入輸出模塊 IOB； ③編程內(nèi)部互連資源 PI。國際各大公司都在積極擴充其 IP 庫，以優(yōu)化的資源更好的滿足用戶的需求，擴大市場 。在這十幾年的發(fā)展過程中，以 FPGA 為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)取得了驚人的發(fā)展 :現(xiàn)場可編程邏輯器件從最初的 1200個可利用門，發(fā)展到 90年代的 25萬個可利用門，乃至當(dāng)新世紀(jì)來臨之即，國際上現(xiàn)場可編程邏輯器件的著名廠商 Altera 公司、 Xilinx 公司又陸續(xù)推出了數(shù)百萬門的單片 FPGA 芯片，將現(xiàn)場可編程器件的集成度提高到一個新的水平。它由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到超大規(guī)模 集成電路 (VLSIC，幾萬門以上 )以及許多具有特定功能的專用集成電路。但與 VHDL相比 Verliog HDL 有個最大的優(yōu)點是 :它是一種非常容易掌握的硬件描述語言，只要有 C語言的編程基礎(chǔ)，一般經(jīng)過 2到 3個月的認(rèn)真學(xué)習(xí)和實際操作就能掌握這種設(shè)計技術(shù)。特別是進入 20世紀(jì) 90年代后，電子系統(tǒng)己經(jīng)從電路板級系統(tǒng)集成發(fā)展成為包括 ASIC、 FPGA 和嵌入系統(tǒng)的多種模式。 OFDM技術(shù)能夠有效對抗 ISI，同時具有頻譜利用率高，抗多徑衰落性能好，成本偏低等優(yōu)點，因此這二者的結(jié)合是一種必然的趨勢 ,也必將成為下一代移動通信系統(tǒng)的核心技術(shù)之一。如再結(jié)合自適應(yīng)調(diào)制、自適應(yīng)編碼以及動態(tài)子載波分配、動態(tài)比特分配算法等技術(shù)， 可以使其性能進一步優(yōu)化?？梢?， OFDM技術(shù)在無線領(lǐng)域獲得了極為廣泛的應(yīng)用。 3GPP 未來的 LTE 4G 移動通信標(biāo)準(zhǔn)也是基于 OFDM 技術(shù)的。OFDM技術(shù)還應(yīng)用于 HFC及 HDTV傳輸系統(tǒng)。 OFDM系統(tǒng)中，各個子載波必須嚴(yán)格滿足頻率正交性。 OFDM 信號是由多個子信道信號疊加而成的，因此與單載波系統(tǒng)相比，存在以下兩大缺點 : ①高峰均功率比 (PeakToAveragePowerRatio， PAPR)。對于這些子信道，可以通過降低受干擾子載波的數(shù)據(jù)率或放棄受千擾的子載波，來降低窄帶干擾對整個 OFDM系統(tǒng)性能的影響。 ③使用 IFFT用 FFT 方法來實現(xiàn) OFDM調(diào)制和解調(diào)。這一優(yōu)點在頻譜資源日益緊張的無線通信應(yīng)用中尤為重要。 OFDM 的優(yōu)缺點 OFDM具有頻譜利用率高，抗多徑衰落能力強等優(yōu)點，是一項非常有潛力的高速數(shù)據(jù)通信技術(shù)。 MCM的基本思想是把一路高速串行數(shù)據(jù)流經(jīng)串并轉(zhuǎn)換為 N路低速并行的子數(shù)據(jù)流，用它們分別去調(diào)制 N路子載波后進行并行傳輸。在無線電波傳輸過程中，由于時延擴展，接收信號中的某些符號的波形會擴展到其它符號中，造成了符號間干擾 (Inter Symbol Interference,ISI)。 本文的研究課題，是使用 FPGA將實現(xiàn) OFDM 調(diào)制解調(diào)系統(tǒng)基本模塊，搭建系統(tǒng)模型，以實現(xiàn)片上系統(tǒng)（ SOC）設(shè)計，從而 大大簡化系統(tǒng)的復(fù)雜度，提高系統(tǒng)的性能，方便系統(tǒng)的升級，完成 OFDM 系統(tǒng)設(shè)計和仿真，有助于實際應(yīng)用系統(tǒng)的驗證與構(gòu)建。 OFDM 應(yīng)用于 B3G 技術(shù)中，并被預(yù)計為 4G 的核心技術(shù)。較早采用 OFDM技術(shù)的包括 DAB（數(shù)字廣播）和 DVB（數(shù)字電視）。對于 OFDM 技術(shù)的研究可以使我們能夠更好的掌控未來通信技術(shù)的發(fā)展方向，為通信提供更有效的解決方案。 關(guān)鍵詞： OFDM,FPGA,verilog HDL,FFT/IFFT,ISE 武漢理工大學(xué)學(xué)士 學(xué)位論文 II Abstract Orthogonal Frequency Division Multiplexing (OFDM) is a key technology in broadband wireless the user demand of multimedia services and highspeed mobile service increase so rapidly,OFDM technology is widely used for its high spectrum efficiency, antimultipath fading capability and good performance against the characteristics of narrowband interference. Now the third generation mobile munication licenses have been issued in our country and 3G has been putting into mercial at this time,the study of the fourth generation mobile munication system has been carried out in full key technology to the 4G,OFDM is now winning unprecedented attention. FPGA (field programmable gate array logic) is a programmable logic device, which shortens the design time,requires less investment and can help reduce the ,FPGAs can be modified and programmed repeatedly,until the design fully satifies user demands,thus having unparalleled convenience and features allow FPGA to achieve OFDM munication system transceive modules with high performance. In this paper,we focus on the synthesis and implementation for modulation and demodulation of ofdm system. The first chapter first gives the design background and significance of the an overview of OFDM technology is given,including its advantages and disadvantages,its applications and the end of this section,we