基于vhdl語(yǔ)言編寫(xiě)的數(shù)字鐘-wenkub.com
2026-01-03 13:05 本頁(yè)面
【正文】 ARCHITECTURE ART4 OF DECODER IS BEGIN OUTP= 0111111 WHEN INP=0000ELSE 0000110 WHEN INP=0001ELSE 1011011 WHEN INP=0010ELSE 1001111 WHEN INP=0011ELSE 1100110 WHEN INP=0100ELSE 1101101 WHEN INP=0101ELSE 1111101 WHEN INP=0110ELSE 0000111 WHEN INP=0111ELSE 1111111 WHEN INP=1000ELSE 1101111 WHEN INP=1001ELSE 1110111 WHEN INP=1010ELSE 1111100 WHEN INP=1011ELSE 0111001 WHEN INP=1100ELSE 1011110 WHEN INP=1101ELSE 1111001 WHEN INP=1110ELSE 1110001 WHEN INP=1111ELSE 0000000。USE 。Q6=y(5)。Q2=y(1)。 when others=y=000000。 when 010=y=000100。 else cq=000。event and clk=39。end xize。Q3: out std_logic。use 。 END PROCESS。 else q0=(OTHERS =39。 end if。 then q1=c1。)。039。 END IF。 ELSE c0 = (OTHERS =39。 ELSIF CLK039。) 。 BEGIN PROCESS(CLK0, RST,EN5,EN6) BEGIN IF RST = 39。 q1,q0 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。時(shí)計(jì)時(shí)LIBRARY IEEE。)。139。Z39。 if EN3=39。c1 = (OTHERS =39。end if。 if (c1=5 and c0=9)t
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1